[发明专利]用于降低错误性能的级联Spinal码构建方法

权利要求书

1.用于降低错误性能的级联Spinal码的构建方法，包括如下：

(1)根据突发错误纠正能力B选择纠错能力强的BCH码作为外码；

(2)根据所选外码编码方案中的外码参数和原始Spinal码参数，确定外码信息比特：

(2a)按照不等错误保护特性将原始信息比特m划分为高可靠比特序列m^H和低可靠比特序列m^L:

其中m_i为第i个高可靠比特，i∈[1,(n_s+N-K)/2-1]；m_j为第j个低可靠比特，j∈[(n_s+N-K)/2,n_s]，n_s为原始信息比特长度，N为外码码长，K为外码信息比特长度；

(2b)分别计算外码信息比特在高可靠比特序列m^H中的索引π_h和低可靠比特序列m^L中的索引π_l：

当K≥16时，π_h＝h,0＜h≤K-t，

π_l＝n_s-2K+2l,K-t＜l≤K，

当K＜16时，π_l＝n_s-2K+2l,0＜l≤K，

其中t为一个正整数，x＜t≤2x；

(2c)根据索引确定外码信息比特y；

(3)根据外码信息比特y生成分段校验序列p：

(3a)将外码信息比特输入到外码编码器，利用循环校验矩阵H_n计算生成校验序列q＝(q₁,q₂,...,q_m,...,q_N-K)，其中q_m是第m个校验比特，m∈[1,N-K]；

(3b)将校验序列q均匀划分为(N-K)/x个校验块，每个校验块有x个比特，得到分段校验序列p＝(p₁,p₂,...,p_n,...,p_(N-K)/x)，其中p_n是第n个校验块，n∈[1,(N-K)/x]；

(4)合并原始信息比特m和分段校验序列p，生成级联Spinal码的输入序列：

(4a)将原始信息比特m划分为D＝n_s/x个分段，即m＝(m₁,m₂,...,m_o,...,m_D)，其中m_o是第o个信息块，o∈[1,D]；

(4b)合并原始信息序列m与分段校验序列p得到新的分段序列m_s＝[m,p]作为级联Spinal码的输入序列，这里m_s共有D+(N-K)/x个分段，每个分段有x个比特；

(5)将上述输入序列m_s输入到级联Spinal码编码器生成信道输入符号：

(5a)将初始状态s₀和m_s的第一信息块m₁输入至级联Spinal码编码器的哈希函数h(·)中，生成第一个哈希状态s₁，再串行执行级联Spinal码的哈希函数h(·)，生成哈希状态s_t：

其中m_t是级联Spinal码输入序列m_s中的原始信息块；p_t是级联Spinal码输入序列中m_s的校验序列信息块；初始状态s₀为发送端和接收端均已知的哈希状态，s_t-1，s_t分别为第t-1个信息块对应的哈希状态和第t个信息块对应的哈希状态；

(5b)将(5a)中D+(N-K)/x个哈希状态分别作为级联Spinal码的伪随机数生成器种子，生成D+(N-K)/x个二进制伪随机序列，并将该二进制伪随机序列通过高斯映射函数映射为实数，得到信道输入符号。

2.根据权利要求1所述的方法，其特征在于，步骤(1)中的BCH码，其参数设置条件为外码码长N和外码信息比特长度K要满足:N-K≥2B，其中B表示码的突发错误纠正能力。