[发明专利]输出驱动系统有效
申请号: | 201810595217.X | 申请日: | 2018-06-11 |
公开(公告)号: | CN108809297B | 公开(公告)日: | 2022-02-08 |
发明(设计)人: | 李永胜 | 申请(专利权)人: | 上海兆芯集成电路有限公司 |
主分类号: | H03K19/0185 | 分类号: | H03K19/0185;H03K19/003 |
代理公司: | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人: | 刘新宇 |
地址: | 201203 上海市浦东新区上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 输出 驱动 系统 | ||
一种输出驱动系统,包括输出驱动器、第一静电放电保护电路、第二静电放电保护电路、第一差动放大器、第二差动放大器、第一电容器以及第二电容器。输出驱动器的第一输出节点用于输出第一输出电位,输出驱动器的第二输出节点用于输出第二输出电位。第一差动放大器和第二差动放大器根据第一输出电位和第二输出电位来产生第一放大电位和第二放大电位。第一电容器的第一端用于接收第一放大电位,第一电容器的第二端耦接至第一输出节点。第二电容器的第一端用于接收第二放大电位,第一电容器的第二端耦接至第二输出节点。本发明不仅改善了电路的传输速度和操作速度,还提供了足够大的频宽。
技术领域
本发明关于一种输出驱动系统(Output Driving System),特别是关于一种具电容补偿(Capacitance Compensation)的输出驱动系统。
背景技术
对于现今的高速通信而言,抖动表现(Jitter Performance)主要依赖具备较短的上升或下降时间(Rising/Falling Time)的时钟信号(Clock Signal)。然而,走线(Wiring)和栅极(Gate)的布局(Layout)往往会产生较大的寄生电容(Parasitic Capacitance),其增长了前述的上升或下降时间,并限制了电路的传输速度。部分的现有文献使用包括二个电感器(Inductor)的一T字形线圈(T-coil)来抵消寄生电容,然而这种设计的缺陷却在于其占据过大的晶片面积(Chip Area)且仅可涵盖较窄的频率范围。因此,有必要提出一种全新的解决方案,以克服现有技术所面临的问题。
发明内容
在较佳实施例中,本发明提供一种输出驱动系统,具有电容补偿,并包括:一输出驱动器,具有一第一输出节点和一第二输出节点,其中该第一输出节点用于输出一第一输出电位,而该第二输出节点用于输出一第二输出电位;一第一静电放电保护电路,耦接至该第一输出节点;一第二静电放电保护电路,耦接至该第二输出节点;一第一差动放大器,根据该第一输出电位和该第二输出电位来产生一第一放大电位;一第一电容器,具有一第一端和一第二端,其中该第一电容器的该第一端用于接收该第一放大电位,而该第一电容器的该第二端耦接至该第一输出节点;一第二差动放大器,根据该第一输出电位和该第二输出电位来产生一第二放大电位;以及一第二电容器,具有一第一端和一第二端,其中该第二电容器的该第一端用于接收该第二放大电位,而该第二电容器的该第二端耦接至该第二输出节点。
在一些实施例中,该第一电容器的电容值大致等于该第一输出节点处的总寄生电容值,而该第二电容器的电容值大致等于该第二输出节点处的总寄生电容值。
在一些实施例中,该第一差动放大器和该第二差动放大器的每一者的一增益倍数皆大致等于2。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海兆芯集成电路有限公司,未经上海兆芯集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810595217.X/2.html,转载请声明来源钻瓜专利网。
- 上一篇:高压电平移位电路及驱动装置
- 下一篇:一种多PDN型电流模RM逻辑电路