[发明专利]包括具有多个介电区段的垂直栅的LDMOS晶体管及相关方法

说明书

提供了一种横向双扩散金属氧化物半导体晶体管，该晶体管包括硅半导体结构和垂直栅。该垂直栅包括：(a)栅导体，该栅导体从该硅半导体结构的第一外表面延伸进入该硅半导体结构中；以及(b)栅电介质层，该栅电介质层包括至少三个介电区段。这至少三个介电区段中的每一个介电区段将该栅导体与该硅半导体结构分隔开相应的分隔距离，其中，这些相应的分隔距离中的每一个与这些相应的分隔距离中的另一个彼此不相同。

相关申请的交叉引用

本申请要求于2017年6月5日提交的美国专利申请号62/515,308的优先权，该专利申请的全部内容通过援引并入本申请。

背景技术

金属氧化物半导体场效应晶体管，通常被称为MOSFET，广泛用于电子器件，比如用于开关或放大。MOSFET能够实现快速开关速度，这使得它们非常适合用于高频应用中。此外，MOSFET的控制相对简单，因为它们是电压控制式器件、而不是电流控制式器件。

横向双扩散金属氧化物半导体场效应晶体管(通常被称为LDMOS晶体管)是这样一类MOSFET：其中漏源电压主要在横向方向上被阻挡在晶体管的半导体材料内。LDMOS晶体管通常与集成电路中、特别是电源应用或射频应用中的其他电路系统相结合。

图1是现有技术的n沟道LDMOS晶体管100，该晶体管包括：硅半导体结构102、源极104、栅结构106、以及漏极108。源极104堆叠在硅半导体结构102的顶表面110上、位于LDMOS晶体管100的源区112，并且漏极108堆叠在顶表面110上、位于LDMOS晶体管100的漏区114。栅结构106包括：堆叠在LDMOS晶体管100的栅区120的栅极116、多晶硅层117、以及二氧化硅层118。硅半导体结构102包括：p型衬底122、n阱124、p型体126、p+源区128、n+源区130、以及n+漏区132。N阱124在p型衬底122上形成，并且p型体126在n阱124中在源极104下方形成。n+漏区132在n阱124中形成并且接触漏极108。p+源区128和n+源区130中的每一个在p型体126中形成并且接触源极104。n+源区130和n+漏区132中的每一个比N阱124更重地掺杂，并且p+源区128比p型体126更重地掺杂。

当跨漏极108和源极104施加正电压V_DS时，n阱124和p型体126的界面处的pn结被反向偏置。因此，默认基本上没有电流从漏极108流到源极104。n+漏区132和n阱124的相对掺杂物浓度导致n阱124的被称为漂移区134的这部分携带大部分电压V_DS，由此使得LDMOS晶体管100能够支持相对大的V_DS值而不发生击穿。

施加在栅极116与源极104之间的正电压V_GS在二氧化硅层118下方在硅半导体结构102中产生负电荷，从而引起在p型体126的区136中形成少数载流子沟道。这个沟道具有过量的电子并且因此会传导电流。因此，当V_GS超过阈值并且V_DS是正值时，电流将沿横向方向138穿过硅半导体结构102从n+漏区132流到n+源区130。然而，由于n阱124中的n型掺杂物浓度相对低，因此电流可能在漂移区134中遇到很大阻力。

发明内容

在实施例中，一种横向双扩散金属氧化物半导体(LDMOS)晶体管包括硅半导体结构和垂直栅。该垂直栅包括：(a)栅导体，该栅导体从该硅半导体结构的第一外表面延伸进入该硅半导体结构中；以及(b)栅电介质层。该栅电介质层包括至少三个介电区段，这至少三个介电区段中的每一个介电区段将该栅导体与该硅半导体结构分隔开相应的分隔距离，这些相应的分隔距离中的每一个与这些相应的分隔距离中的另一个彼此不相同。