[发明专利]一种基于P4080处理器的嵌入式处理模块在审
| 申请号： | 201810602676.6 | 申请日： | 2018-06-12 |
| 公开（公告）号： | CN108845520A | 公开（公告）日： | 2018-11-20 |
| 发明（设计）人： | 陆晓洁;高红宇;许军;李灏 | 申请（专利权）人： | 西安微电子技术研究所 |
| 主分类号： | G05B19/042 | 分类号： | G05B19/042 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 徐文权 |
| 地址： | 710065 陕西*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 处理器最小系统 嵌入式处理模块 对称多处理器 电源模块 处理器 外部设备 环境适应能力 处理器负载 处理器核心 军用计算机 存储设备 电源电压 动态调整 二次电源 输出电流 输入电源 数据交互 数据路径 应用处理 应用需求 高速I/O 总线 接插件 灵活的 与非 标准化 | ||
1.一种基于P4080处理器的嵌入式处理模块，其特征在于：包括P4080处理器最小系统和电源模块；所述的P4080处理器最小系统通过VPX接插件进行对外功能的扩展，P4080处理器最小系统通过高速I/O口与外部设备进行数据交互，电源模块包括输入电源以及采用了PWM开关电源的处理器核心二次电源，电源电压和输出电流随处理器负载进行动态调整。
2.根据权利要求1所述基于P4080处理器的嵌入式处理模块，其特征在于：P4080处理器最小系统的P4080处理器上集成了LBC总线接口以及能够配置的Serdes接口，通过LBC总线接口扩展连接512MB的Nor Flash和2GB的Nand Flash存储器件，Serdes接口连接RapidIOSWITCH器件，RapidIO SWITCH器件扩展出4×4RapidIO总线，通过PBL配置寄存器将Serdes接口的总线配置为sRIO总线、PCIE总线、SGMII总线以及XAUI总线、所述的sRIO总线、PCI总线通过高速背板实现数据的交互，SGMII总线通过网络PHY芯片扩展千兆网络接口、XAUI总线通过网络PHY芯片扩展万兆网络接口。
3.根据权利要求2所述基于P4080处理器的嵌入式处理模块，其特征在于：所述的NorFlash和Nand Flash存储器件采用板载焊接的方式进行固定。
4.根据权利要求1或2所述基于P4080处理器的嵌入式处理模块，其特征在于：P4080处理器选用FreeScale公司的QorIQ P4080八核处理器，其动态存储器采用板载颗粒方式，集成了八个e500的核，每个内核具备一个专用的L2高速缓存器，单核主频能够达到1.5GHz。
5.根据权利要求1所述基于P4080处理器的嵌入式处理模块，其特征在于：高速I/O口集成XAUI 10Gbps以太网控制器、SGMII 1Gbps以太网控制器、PCIE总线及RapidIO总线。
6.根据权利要求1所述基于P4080处理器的嵌入式处理模块，其特征在于：采用标准化的3U VPX结构，结构尺寸为95mm×125mm。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安微电子技术研究所，未经西安微电子技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810602676.6/1.html，转载请声明来源钻瓜专利网。
