[发明专利]一种双大马士革结构的制作方法

说明书

本发明提供了一种双大马士革结构的制作方法，所述方法包括：提供一半导体衬底，其依次包括导电层、第一介电层、第二刻蚀停止层以及第二介电层，半导体衬底中形成有通孔，且通孔中填充有底部抗反射层；对第二介电层进行第一次刻蚀，形成沟槽的第一部分；沿沟槽的第一部分对第二介电层进行第二次刻蚀，形成沟槽的第二部分，底部抗反射层再次被消耗，底部抗反射层的高度低于第二刻蚀停止层；采用反应性气体清洁通孔暴露出来的侧壁；对沟槽的第二部分以及通孔进行刻蚀；在沟槽的第一部分、第二部分以及通孔中形成填充层，以形成双大马士革结构。本发明避免了沟槽形成时产生篱笆形貌，从而提高了产品良率。

技术领域

本发明涉及集成电路制造技术领域，特别涉及一种双大马士革结构的制作方法。

背景技术

随着半导体器件关键尺寸(Critical Dimension，简称CD)的不断缩小，顶层金属层(Top Metal，简称TM)的线宽也随之减少，以适应半导体器件电阻率的要求。而随着顶层金属层线宽的减小，顶层金属层在制备时需要进行刻蚀的难度变得也越来越大。

目前业界通常采用通孔先刻蚀(Full VIA first，简称FVF)的双大马士革(Dual-damascene)结构的工艺来制备顶层金属层。在工艺过程中，先刻蚀通孔至第一刻蚀停止层，然后在通孔中填充BARC层(Bottom Anti-Reflected Coating，底部抗反射层)以保护通孔，接下来再刻蚀沟槽(Trench)。这种工艺的优点在于，容易实现沟槽对通孔的自动对准、刻蚀的均匀性，以及可以准确控制沟槽的深度。另外，在原有的结构上还可以增加第二刻蚀停止层制程，可以进一步地提高沟槽深度的均匀性以及对沟槽深度的精确控制。

上述制程中，在沟槽形成的同时往往伴随产生篱笆(Fence)形貌，这种篱笆形貌会引起后续的掩埋种子层(Buried Seed，简称B/S)淀积填充不良，从而造成产品不良率较高。

发明内容

本发明的目的在于提供一种双大马士革结构的制作方法，以避免在沟槽形成时产生篱笆形貌，从而提高了产品良率。

为了实现上述技术目的，本发明提供了一种双大马士革结构的制作方法，包括以下步骤：

S1：提供一半导体衬底，所述半导体衬底由下至上依次包括导电层、第一刻蚀停止层、第一介电层、第二刻蚀停止层以及第二介电层，所述半导体衬底中形成有通孔，所述通孔暴露所述第一刻蚀停止层，且所述通孔中填充有底部抗反射层；S2：对所述第二介电层进行第一次刻蚀，形成沟槽的第一部分，所述通孔位于所述沟槽的第一部分的底部，所述通孔的开口尺寸小于所述沟槽的第一部分的开口尺寸，所述底部抗反射层被消耗掉一部分；S3：沿所述沟槽的第一部分对所述第二介电层进行第二次刻蚀，形成沟槽的第二部分，所述沟槽的第二部分位于所述沟槽的第一部分的底部，所述底部抗反射层再次被消耗掉一部分，所述底部抗反射层的高度低于所述第二刻蚀停止层；S4：采用反应性气体清洁所述通孔暴露出来的侧壁；S5：对所述沟槽的第二部分以及通孔进行刻蚀，所述沟槽的第二部分暴露所述第一介电层，所述通孔暴露所述导电层；以及S6：在所述沟槽的第一部分、第二部分以及所述通孔中形成填充层，以形成双大马士革结构。

可选的，步骤S4中的所述反应气体选用含有O₂和Ar的混合气体，步骤S4所用的O₂的流量为1400～1600标准立方厘米/分钟；在刻蚀反应腔室内的压强为300～500毫托；在刻蚀反应腔室内的时间为10～30秒；所用的偏置功率为100～200瓦。

可选的，步骤S1包括以下步骤：

S11：提供一半导体衬底，所述半导体衬底由下至上依次包括导电层、第一刻蚀停止层、第一介电层、第二刻蚀停止层以及第二介电层；S12：在所述半导体衬底上形成掩模层，并图形化处理所述掩模层；S13：以图形化处理的所述掩模层为掩模，对所述半导体衬底进行刻蚀形成通孔，所述通孔暴露所述第一刻蚀停止层，且所述通孔中填充有底部抗反射层。