[发明专利]一种芯片封装工艺及产品

说明书

本发明涉及一种芯片封装工艺及产品，其公开了一种芯片封装工艺，由于采用剥离式封装载板的加工工艺，制作工艺流程更简单、更环保，且芯片布线设计也有了更大自由度，后续封装的效率也获得了极大提高；此外，通过该封装工艺生产出了品质更可靠、应用更广的芯片封装产品，其无电极基板，电极嵌入在封装胶中，由于没有传统QFN电极所附着的筋线的限制，框架间隙更小、所需键合线更少，封装体结构更简单、设计自由度更高、成本更低。本发明可应用于需要进行芯片加工和设计的各种行业。

技术领域

本公开属于电子技术领域，特别涉及一种芯片封装工艺及产品。

背景技术

芯片封装是集成电路的重要生产环节之一，在现有技术中，通常采用方形扁平无引脚封装(Quad Flat No-lead Package，QFN)技术，芯片封装通常是在QFN的支架上完成，封装工艺较为复杂，且由于支架蚀刻受限于框架铜厚及支撑筋，使得这类框架的精度和应用大大受限制，难以设计孤岛电极，增加I/O数会带来的生产成本和可靠性问题，限制了芯片和PCB板的设计自由度，不适用于可靠性和自由度要求高的芯片的封装及产业效率的提高。

正是由于现有技术的种种缺陷，目前，亟需获得一种制作工艺流程更为简单环保，且可降低生产成本、提高封装效率的芯片封装工艺，从而获得一种高可靠性和自由度、结构简单、且低成本的芯片封装产品；这对于积极推动我国电子技术相关产业的发展，提升核心竞争力，都具有极为重要的作用。

发明内容

针对现有技术的不足，本发明提出了一种芯片封装工艺及产品，其技术方案为：

一种芯片封装工艺，包括以下步骤：

S1、准备导电金属箔A、粘接层B及承载片C；

S2、在导电金属箔上选择性电镀形成电极，及，贴合导电金属箔A，粘接层B和承载片C；

其中：先在导电金属箔A上选择性电镀形成电极，再进行导电金属箔A、粘接层B和承载片C的贴合；或者先进行导电金属箔A、粘接层B和承载片C的贴合，后在导电金属箔A上选择性电镀形成电极；

S3、除去没有被电极保护的导电金属箔；

S4、在电极上固晶、封胶；

S5、剥离承载片C。

较佳的，其还包括步骤S6、对剥离后加工品的电极底面再次封胶。

较佳的，所述导电金属箔A为铜箔。

较佳的，所述粘接层B为耐高温的可剥胶。

较佳的，所述承载片C为金属，或合成树脂。

较佳的，步骤S2中，所述选择性电镀形成顶电极D及底电极E，该选择性电镀采用感光材料曝光显影、再图形电镀的方式，或采用模板掩模电镀法。

较佳的，所述电极分布为多圈的环形线结构。

较佳的，所述电极为单层金属材料构成，所述单层金属包括如下任一或其合金：铝、金、银、镍、铜；或者，所述电极为多层金属构成，其包括内核金属和表面金属构成的多层结构，其中内核金属和表面金属包括如下任一或其任意组合：银、金、镍、铜。

较佳的，所述电极的纵截面为“T”形结构或“I”形结构。

与上述芯片封装工艺相应的，还公开了一种芯片封装产品，所述芯片封装产品通过上述芯片封装工艺加工获得，其具有无基板的电极结构，包括电极、芯片元件、及封装胶，其中，芯片元件通过固晶形成在电极上，封装胶对上述电极和芯片元件进行封装，所述电极嵌入在封装胶中。

本公开具有以下有益效果：

1、由于采用剥离式封装载板的加工工艺，制作工艺流程更简单、更环保，且芯片布线设计也有了更大自由度，后续封装的效率也获得了极大提高；