[发明专利]一种JTE和掩埋FLR复合终端结构功率器件及其制备方法

说明书

本发明公开了一种功率器件JTE和掩埋FLR复合终端结构及其制作方法。该新型终端结构主要由三种结构组合而成：在N型（或P型）外延耐压层的结终端区域的上层是与外延层相反掺杂的P型层（外延是P型时则为N型），同时在上层P型层中有离散的多个沟槽环，沟槽中填入了SiO₂或其他High‑K介质；在每个沟槽的正下方还有与外延层相反掺杂的P型环掩埋场限环结构，这些P型环的上部与上层的P型层相连接，由此构造成上层是JTE结构，下层是掩埋场限环FLR的复合结构耐压终端。该复合终端结构工艺简单，对JTE浓度或FLR环宽、间距的工艺偏差以及表面电荷不敏感，同时能大幅提高器件终端的耐压能力和减少所需耐压终端的芯片面积。

技术领域

本发明涉及半导体器件技术领域，具体涉及一种功率器件JTE和FLR复合终端结构及其制备方法。

背景技术

SiC 作为近十几年来迅速发展的宽禁带半导体材料，与其它半导体材料，比如Si，GaN 及GaAs 相比，SiC 材料具有宽禁带、高热导率、高载流子饱和迁移率、高功率密度等优点。SiC 可以热氧化生成二氧化硅，使得SiC MOSFET，SBD，IGBT及GTO等功率器件和电路的实现成为可能。自20 世纪90 年代以来，SiC MOSFET和SBD等功率器件已在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛的应用。

目前碳化硅功率器件的设计和制备过程中，尤其是高压功率器件，为了降低结边缘电场，提高器件实际耐压能力，需要器件有良好的终端结构，例如场板(FP)、场限环(FLR)、结终端延伸(JTE)等。如图1和图2所示，在现有SiC功率器件结构中广泛应用的主要是场限环(FLR)和结终端延伸结构(JTE)。

但是，由于SiC器件的表面电场高，为了提高耐压，需要在器件设计时降低表面峰值电场，需要设计较多数量的场限环。在设计中，环的数量、环宽、环间隔等较多因素都会对表面电场分布造成影响，并且多个场限环的终端占用芯片面积较大，不利于提高电流。而结终端延伸结构JTE存在优值浓度，器件终端击穿耐压对JTE的优值浓度敏感，因此设计窗口较小。并且结终端延伸结构对表面电荷非常敏感，容易因界面不稳定性和氧化层电荷而影响器件表面电场分布，进而影响器件击穿电压以及可靠性。因此，需要设计一种更可靠高效的SiC器件终端结构，对JTE的浓度或FLR环宽、间距的工艺偏差以及界面电荷不敏感，同时提高器件的耐压性能。

发明内容

针对现有技术中存在的问题，本发明的目的在于提供一种功率器件JTE（传统结终端延伸）和FLR（场限环）复合终端结构，其通过在器件耐压结终端区域一次性注入构造出一种新型的JTE和FLR复合的终端结构，将传统结终端JTE结构和场限环FLR结构结合起来，一次性注入完成；同时下层的场限环FLR结构深度比单纯传统的FLR结构注入深度更深，掩埋FLR相对于器件元胞区构成一个P型掺杂分布上的台阶效果。该复合终端结构工艺简单，对JTE浓度和表面电荷不敏感，同时能大幅提高器件终端的耐压能力和减少所需耐压终端的芯片面积。

为实现上述目的，本发明采用以下技术方案：

一种JTE和掩埋FLR复合终端结构功率器件；自上而下依次层叠设置有P型区、外延层、衬底层和阴极，阳极设置在P型区；在外延层的上方设置有P+区和JTE，所述P+区与所述JTE的一端连接；所述JTE的厚度0.3um到1.5um；JTE设置有一个或多个沟槽，所述沟槽的深度小于JTE的厚度的2/3；沟槽的底部设置有宽度与沟槽宽度基本一样的FLR。

进一步，所述终端结构的沟槽形状是矩形，梯形或U型中的一种；多个沟槽时，沟槽的宽度相等，沟槽之间间距从器件元胞区到芯片边缘逐渐增大；或者沟槽宽度从器件元胞区到芯片边缘逐渐减小而沟槽间间距相等。