[发明专利]指令翻译电路、处理器电路及其执行方法

权利要求书

1.一种指令翻译电路，适于设置在处理器电路中，包括：

格式化指令队列，用以存储多个格式化宏指令；

第一指令翻译器，耦接所述格式化指令队列，用以翻译所述多个格式化宏指令的第一格式化宏指令的简易部分，并且输出第一微指令；

指令侦测电路，耦接所述格式化指令队列，其中当所述指令侦测电路判断在所述多个格式化宏指令的所述第一格式化宏指令当中的陷阱位经设置，且所述第一格式化宏指令的复杂部分可被提前翻译时，所述指令侦测电路输出第一陷阱信息；以及

第二指令翻译器，耦接所述指令侦测电路，用以依据所述第一陷阱信息来提前翻译所述第一格式化宏指令的复杂部分，以输出第二微指令，

其中所述第二指令翻译器输出所述第二微指令的机器周期早于所述第一指令翻译器输出所述第一微指令的机器周期，并且所述第一微指令以及所述第二微指令整合为完整微指令。

2.根据权利要求1所述的指令翻译电路，其中当所述第一陷阱信息包括陷阱地址，或所述第一格式化宏指令属于特定的指令类型时，所述指令侦测电路判断所述第一格式化宏指令的复杂部分可被提前翻译。

3.根据权利要求1所述的指令翻译电路，还包括：

陷阱位侦测器，耦接所述格式化指令队列，其中当在所述多个格式化宏指令的第二格式化宏指令当中的陷阱位经设置时，所述陷阱位侦测器输出第二陷阱信息；以及

多工器逻辑，耦接所述指令侦测电路以及所述陷阱位侦测器，用以接收所述指令侦测电路输出的所述第一陷阱信息以及所述陷阱位侦测器输出的所述第二陷阱信息。

4.根据权利要求3所述的指令翻译电路，其中当所述格式化宏指令的复杂部分可被提前翻译时，所述多工器逻辑判断所述第二指令翻译器是否为闲置状态，以将所述第一陷阱信息输出至所述第二指令翻译器。

5.根据权利要求3所述的指令翻译电路，其中所述第二指令翻译器将产生的所述第二微指令暂存至暂存器，当所述陷阱位侦测器依据所述第一格式化宏指令输出第三陷阱信息时，并且判断到所述第一格式化宏指令所对应的提前陷阱指示信号经设定时，所述陷阱位侦测器指示寄存器别名表从所述暂存器读取所述第二微指令。

6.根据权利要求3所述的指令翻译电路，其中当所述多工器逻辑接收到所述第二陷阱信息时，所述多工器逻辑判断所述第二格式化宏指令所对应的提前陷阱指示信号是否经设定，

其中当第二格式化宏指令所对应的所述提前陷阱指示信号未经设定时，所述多工器逻辑将所述第二陷阱信息输出至所述第二指令翻译器，以使所述第二指令翻译器依据所述第二陷阱信息来产生第三微指令，

其中当第二格式化宏指令所对应的所述提前陷阱指示信号经设定时，所述多工器逻辑将所述第一陷阱信息输出至所述第二指令翻译器，以使所述第二指令翻译器依据所述第一陷阱信息来产生所述第二微指令。

7.根据权利要求1所述的指令翻译电路，其中所述指令侦测电路包括：

发现逻辑，耦接所述格式化指令队列，用以依序搜寻存储在所述格式化指令队列当中的所述多个格式化宏指令，以指向所述第一格式化宏指令，其中所述第一格式化宏指令是具有经设置的所述陷阱位的格式化宏指令中最早进入所述格式化指令队列的。

8.根据权利要求7所述的指令翻译电路，其中所述指令侦测电路还包括：

提前陷阱位侦测器，耦接所述格式化指令队列，用以侦测所述发现逻辑所指向的所述第一格式化宏指令，以判断所述第一格式化宏指令的复杂部分是否可被提前翻译；以及

提前指令内容信息产生器，耦接所述格式化指令队列，

其中当所述提前陷阱位侦测器判断所述第一格式化宏指令的复杂部分可被提前翻译时，所述提前陷阱位侦测器输出所述第一陷阱信息，并且所述提前指令内容信息产生器输出第一指令内容信息供所述第二指令翻译器据以产生所述第二微指令。