[发明专利]存储器装置及存储器模块

说明书

本发明提供一种存储器装置及存储器模块。存储器装置包括双晶体管单电容器动态随机存取存储器的阵列以及存储器控制器。动态随机存取存储器单元被排列成多行动态随机存取存储器单元及多列动态随机存取存储器单元。存储器控制器处于存储器装置的内部且耦合到动态随机存取存储器单元的阵列。存储器控制器能够接收被输入到存储器装置的命令且能够响应于所接收的命令来控制对动态随机存取存储器单元的阵列的行主序存取及列主序存取。本发明提供支持行“主序”存取及列“主序”存取二者的动态随机存取存储器架构，以使得可利用实质上相等的速度及效率来对行与列二者进行存取。

[相关申请的交叉参考]

本专利申请主张在2017年8月2日提出申请的美国临时专利申请第62/540,556号的优先权，所述美国临时专利申请的公开内容全文并入本申请供参考。

技术领域

本文所公开的主题大体来说涉及存储器系统，且更具体来说，涉及一种动态随机存取存储器(DRAM)系统，所述动态随机存取存储器系统提供对动态随机存取存储器阵列的行主序存取及列主序存取二者。

背景技术

矩阵运算(例如但不限于：转置(transpose)、倒置、乘法及加法)在例如深度学习、计算机视觉及图像处理等新兴的计算密集型应用中频繁使用。然而，这些运算中的一些运算使用实质性列存取。举例来说，转置运算需要对行进行读取并将所述行存储在列中。乘法运算涉及从矩阵A读取一行以及从矩阵B读取一列，且对所述两者的乘积进行计算及存储。

传统的动态随机存取存储器被构造成支持“行主序”行存取，在“行主序”行存取中，对行进行存取涉及到单个行的激活，此相对快速且高效。对列进行存取更困难，这是因为对列进行存取涉及到将与所期望列相交的每一行激活，此相对慢且低效。

发明内容

示例性实施例提供一种存储器装置，所述存储器装置可包括多个动态随机存取存储器单元的阵列以及存储器控制器。所述阵列可被排列成多行动态随机存取存储器单元及多列动态随机存取存储器单元。每一个动态随机存取存储器单元可包括双晶体管单电容器(two-transistor，one capacitor，2T1C)存储器单元。存储器控制器可处于存储器装置的内部且可耦合到动态随机存取存储器单元的阵列。存储器控制器可能够接收被输入到存储器装置的命令且可响应于所接收的命令来控制对动态随机存取存储器单元的阵列的行主序存取及列主序存取。在一个实施例中，所述多个动态随机存取存储器单元的所述阵列还可包括多条行位线及多条列位线，其中所述多条行位线中的每一条相应的行位线可耦合到对应的行中的动态随机存取存储器单元，且所述多条列位线中的每一条相应的列位线可耦合到对应的列中的动态随机存取存储器单元。所述存储器装置还可包括：行缓冲器，耦合到所述多条行位线；以及列缓冲器，耦合到所述多条列位线，其中处于所述存储器装置内部的所述存储器控制器还可耦合到所述行缓冲器及所述列缓冲器且可被配置成响应于所接收的所述命令来控制所述行缓冲器的操作及所述列缓冲器的操作。