[发明专利]低电压电荷域流水线ADC子级电路

权利要求书

1.一种低电压电荷域流水线ADC子级电路，其特征是：包括2个低电压电荷传输电路、低电压电荷域子ADC电路、子DAC电路、2个大小相等的电荷传输电容C_0n和C_0p、2^K+1-2个大小相等的电荷加减电容以及2个复位开关；

所述低电压电荷域流水线ADC子级电路的连接关系为：差分输入电荷分别进入低电压电荷传输电路n和低电压电荷传输电路p的电荷输入端；低电压电荷传输电路n和低电压电荷传输电路p的电荷传输控制端同时连接到控制信号Ck1，还同时连接到电荷传输电容C_0n的下端和电荷传输电容C_0p的上端；低电压电荷传输电路n的电荷输出端连接到负端节点Qn，还同时连接到电荷传输电容C_0n的上端、低电压电荷域子ADC电路的负电荷输入端、2^K-1个负端电荷加减电容的上端和复位开关Srn的上端；低电压电荷传输电路p的电荷输出端连接到正端节点Qp，还同时连接到电荷传输电容C_0p的下端、低电压电荷域子ADC电路的正电荷输入端、2^K-1个正端电荷加减电容的下端和复位开关Srp的下端；低电压电荷域子ADC电路的控制信号输入端接Ck1，低电压电荷域子ADC电路的基准电压输入端接基准电压Vref，低电压电荷域子ADC电路的2^K-1个量化输出端分别连接到子DAC电路的2^K-1个数字选择信号输入端；子DAC电路的控制信号输入端接Ck2，子DAC电路的基准电压输入端接基准电压Vref，子DAC电路的第J负端电压输出端连接到第J负端电荷加减电容C_Jn的下端，子DAC电路的第2^K-1负端电压输出端连接到第2^K-1负端电荷加减电容的下端，子DAC电路的第J正端电压输出端连接到第J正端电荷加减电容C_Jp的上端，子DAC电路的第2^K-1正端电压输出端连接到第2^K-1正端电荷加减电容的上端；复位开关Srn的下端和复位开关Srp的上端同时连接到复位电压Vset，复位开关Srn和复位开关Srp的开关状态都受控制信号Ckset控制；

其中，K为任意正整数，J为小于2^K-1的任意正整数。

2.根据权利要求1所述低电压电荷域流水线ADC子级电路，其特征在于该电路的工作方式包括采样、保持和复位3个相位，3个相位分别受控制信号Ck1、Ck2和Ckset控制，并且控制信号Ck1、Ck2和Ckset为高电平相互不交叠时钟信号。

3.根据权利要求1所述低电压电荷域流水线ADC子级电路，其特征在于所述低电压大摆幅电荷传输电路包括：一个电荷传输MOSFET管S、一个栅压自举增压电路、第一NMOS管M1、第二NMOS管M2、第一PMOS管M3、第一电容C1和第二电容C2；

所述低电压大摆幅电荷传输电路对应连接关系为：第一NMOS管M1的栅端连接到电荷待传输节点Ni，即电荷传输MOSFET管S的源极，还连接到栅压自举增压电路的电压输入端；第一NMOS管M1的源端和衬底连接到地电平，第一NMOS管M1的漏端连接到第二NMOS管M2的源端；第二NMOS管M2的漏端连接到第一PMOS管M3的漏端和电荷传输MOSFET管S的栅端，第二NMOS管M2的栅端连接到第一偏置电压，第二NMOS管M2的衬底接地电平；第一PMOS管M3的栅端连接到第二偏置电压，第一PMOS管M3的源端和衬底连接到栅压自举增压电路的电压输出端；电荷传输目标节点No，即电荷传输MOSFET管S的漏极，通过第二电容C2接控制信号Ck1n；电荷待传输节点Ni通过第一电容C1接控制信号Ck1；电荷传输MOSFET管S的衬底连接到地电平；栅压自举增压电路的时钟输入端连接控制信号Ck1。