[发明专利]半导体装置

说明书

本公开涉及半导体装置。相关的半导体装置具有不能进行具有高缺陷再现性的分析处理的问题。根据一个实施例，半导体装置1包括使用第一本地存储器区111执行存储在第一代码区121中的第一程序UP1的第一运算核心101和使用第二本地存储器区121执行存储在第二代码区121中的第二程序UP2的第二运算核心102。在分析模式中，半导体装置1执行使第一运算核心101和第二运算核心102两者都执行第一程序UP1的第一分析处理和使第一运算核心101和第二运算核心102两者都执行第二程序UP2的第二分析处理，并且对从第一分析处理和第二分析处理获取的多个运算结果数据片段AD1和AD2进行比较，从而获取用于缺陷分析的分析信息。

相关申请的交叉引用

本申请基于并且要求于2017年6月28日提交的日本专利申请No.2017-126170的优先权权益，其公开通过引用整体并入本文。

技术领域

本公开涉及半导体装置。例如，本公开涉及包括设置在一个半导体芯片上的多个CPU核心的半导体装置。

背景技术

半导体装置进行最终测试以证实产品在从工厂出货之前符合所有产品的规定。但是，即使是通过这个最终测试的产品也可能具有在客户处理期间发现的缺陷。通过另一次最终测试并且客户发现有缺陷的缺陷产品称为测试逃逸产品。通过最终测试但被发现有缺陷的测试逃逸产品毕竟是有缺陷的产品。因此，有必要将用于检测缺陷的测试处理结合到最终测试中，以防止这些产品分布到市场中。为此，需要分析测试逃逸产品中出现的缺陷事件。日本未审查专利申请公开No.2010-176392公开了这种分析方法的示例。

在日本未审查专利申请公开No.2010-176392中描述的技术中，调试器在主机PC上操作，并且两个微处理器A和B根据调试器的操作通过并行地调试I/F装置A和B来执行相同的调试操作。然后，从微处理器A和B获取的内部信息(转储结果)被传送到主机PC，并且主机PC 120将从微处理器A和B获取的内部信息进行比较以分析故障。

发明内容

然而，日本未审查专利申请公开No.2010-176392中描述的技术具有用于调试处理的环境与用于测试逃逸产品的环境不同的问题。例如，在日本未审查专利申请公开No.2010-176392中描述的技术中，操作环境存在差异，使得无缺陷样本和测试逃逸产品经由I/F装置连接到主机PC，并且因此不能再现测试逃逸产品的实际操作速度，并且不能获得实际上在测试逃逸产品中生成缺陷的程序。即，日本未审查专利申请公开No.2010-176392中描述的技术具有缺陷再现性差的问题。

根据以下对说明书和附图的描述，相关技术的其它问题和本公开的新特征将变得明显。

根据示例方面，半导体装置包括第一运算核心和第二运算核心，所述第一运算核心使用第一本地存储器区执行存储在第一代码区中的第一程序，所述第二运算核心使用第二本地存储器区执行存储在第二代码区中的第二程序。在分析模式中，半导体装置进行第一分析处理和第二分析处理，该第一分析处理使第一运算核心和第二运算核心两者执行第一程序，该第二分析处理使第一运算核心和第二运算核心两者执行第二程序，并且所述半导体装置将从第一和第二分析处理获取的多个运算结果数据片段进行比较，从而获取用于缺陷分析的分析信息。

根据上述示例方面，可以进行具有高缺陷再现性的分析处理。

附图说明

从以下结合附图对特定实施例的描述中，上述和其它方面、优点和特征将变得更加明显，在附图中：

图1是根据第一实施例的半导体装置的框图；

图2是用于描述根据第一实施例的半导体装置的分析模式的处理流程的流程图；

图3是用于描述根据第一实施例的半导体装置的分析模式的第一分析处理中的程序的读取路径和运算结果的读取路径的图示；