[发明专利]分段式堆叠体中的三维NOR串阵列有效

专利信息
申请号: 201810637149.9 申请日: 2018-06-20
公开(公告)号: CN109103194B 公开(公告)日: 2023-08-08
发明(设计)人: E.哈拉里;W-Y.钱 申请(专利权)人: 日升存储公司
主分类号: H10B43/00 分类号: H10B43/00;H10B43/30;H10B43/20
代理公司: 北京市柳沈律师事务所 11105 代理人: 邱军
地址: 美国加利*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 段式 堆叠 中的 三维 nor 阵列
【权利要求书】:

1.一种存储器结构,包括:

具有平坦表面的半导体衬底,所述半导体衬底具有在其中和其上形成的电路;

第一和第二存储器模块,所述第一和第二存储器模块提供在所述平坦表面上方,所述第二存储器模块提供在所述第一存储器模块的顶部,其中每个存储器模块包括:

有源条的多个堆叠体,所述堆叠体沿着实质上平行于所述平坦表面的第一方向彼此间隔,每个有源条沿着实质上也平行于所述平坦表面但正交于所述第一方向的第二方向纵长地行进,每个堆叠体内的所述有源条被提供为沿着实质上垂直于所述平坦表面的第三方向上下叠置,每个有源条包括半导体层,所述半导体层形成组织为NOR串的薄膜储存晶体管的漏极、源极以及沟道区域;和

局部字线导体的集合,所述局部字线导体各自沿着所述第三方向行进,以对所述有源条的堆叠体中的指定的一个中的储存晶体管提供作为栅极电极;和

全局字线导体的第一集合,所述全局字线导体的第一集合提供在所述第一存储器模块和所述第二存储器模块,其中所述全局字线导体的第一集合中的全局字线导体:(i)沿着所述第二方向彼此间隔开并且各自沿着所述第一方向行进,并且(ii)各自与所述第一存储器模块和所述第二存储器模块二者中的所选择的局部字线导体直接接触。

2.根据权利要求1所述的存储器结构,还包括全局字线导体的第二集合和全局字线导体的第三集合,分别形成在所述第二存储器模块上方和所述第一存储器模块下方,其中,在所述全局字线导体的第二集合和所述全局字线导体的第三集合中的每个集合内的全局字线导体沿着所述第二方向彼此间隔开、并各自沿着所述第一方向行进,并且其中所述全局字线导体的第二集合和所述全局字线导体的第三集合中的每个全局字线导体分别与所述第二存储器模块和所述第一存储器模块中的所选择的局部字线导体直接接触。

3.根据权利要求1所述的存储器结构,其中所述全局字线导体的第一集合将所选择的局部字线导体连接到所述半导体衬底中的电路。

4.根据权利要求3所述的存储器结构,其中所述半导体衬底中的所述电路包括电压源极。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日升存储公司,未经日升存储公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201810637149.9/1.html,转载请声明来源钻瓜专利网。

同类专利
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top