[发明专利]SOI衬底结构及其制备方法、半导体器件及其制备方法

说明书

本发明提供了一种SOI衬底结构及其制备方法、半导体器件及其制备方法，通过在支撑衬底上依次形成第一绝缘层、第一半导体层、第二绝缘层和第二半导体层，并在所述第一半导体层中形成隔离部以将所述第一半导体层分隔为多个第一半导体区。从而，实现了第一半导体区之间以及第一半导体层和上下层之间的全面隔离。进而，在制备具有背栅的半导体器件时，可直接利用第一半导体区制成背栅，不仅实现了器件制备工艺的简化，还能够保证背栅的良好隔离性，使背栅对半导体器件(例如MOS器件)的阈值电压的控制更为准确。

技术领域

本发明涉及半导体制备领域，尤其涉及一种SOI衬底结构及其制备方法、半导体器件及其制备方法。

背景技术

绝缘体上硅(Silicon-On-Insulator，简称SOI)技术通过利用形成在绝缘层上的半导体硅薄膜层来制备半导体器件，从而实现了完全的介质隔离。SOI器件与体硅器件相比，不仅能够降低衬底的寄生电容和漏电流，更具有无闩锁、高速度、低功耗、高集成度、耐高温、抗辐射等优点，故在多种领域得到了广泛的应用。

目前，SOI衬底结构通常包括一支撑衬底、依次形成在所述支撑衬底上的一绝缘层和一顶层半导体层(例如硅层)，并且直接在顶层半导体层上制备器件。然而，例如对于MOS器件而言，由于所述支撑衬底与沟道区之间间隔着所述绝缘层，故所述衬底、绝缘层和沟道区同样也构成了一MOS结构，故将所述支撑衬底对沟道区产生的影响(例如影响了阈值电压的大小)称为背栅效应，背栅效应会导致MOS器件的阈值电压改变。目前通过在支撑衬底中形成可控的背栅区以实现对背栅效应的控制，但是，在制备具有背栅的SOI器件时，需要在现有的SOI结构基础上进行较大加工改动，工艺步骤较为复杂，并且在器件尺寸不断缩减的趋势下，保证背栅之间的隔离性变得更为困难，而背栅的隔离性不足也会导致背栅对阈值电压的调整效果也会受到影响。

发明内容

本发明的目的在于提供一种SOI衬底结构及其制备方法、半导体器件及其制备方法以解决目前具有背栅的器件的制备工艺复杂，及制备出的背栅隔离性较差的问题。

因此，本发明提供了一种SOI衬底结构，包括：

支撑衬底；

第一绝缘层，形成在所述支撑衬底上；

第一半导体层，形成在所述第一绝缘层上，所述第一半导体层包括多个第一半导体区和隔离部，，所述隔离部形成在所述第一半导体区之间，以使相邻的将所述第一半导体区相互隔离；

第二绝缘层，形成在所述第一半导体层上；以及，

第二半导体层，形成在所述第二绝缘层上。

优选的，所述第一绝缘层、所述隔离部和所述第二绝缘层的材料相同。

以及，本发明还相应地提供了一种SOI衬底结构的制备方法，包括：

提供一支撑衬底；

在所述支撑衬底上依次形成一第一绝缘层和一第一半导体材料层，并在所述第一半导体材料层中形成多个开口，所述开口暴露出所述第一绝缘层，以将所述第一半导体材料层分隔为多个第一半导体区；

在所述开口中填充材料以形成隔离部，所述第一半导体区和所述隔离部构成第一半导体层；以及，

在所述第一半导体层上依次形成一第二绝缘层和一第二半导体层。

优选的，所述支撑衬底的材料包括硅，所述第一绝缘层、所述隔离部和所述第二绝缘层的材料包括氧化硅。

优选的，所述支撑衬底、第一绝缘层和第一半导体材料层的形成方法包括：

提供一硅基底；

执行离子注入和退火工艺，以在所述硅基底中形成一埋氧化硅层；其中，