[发明专利]一种基于游程的单次扫描连通域标记方法及其硬件结构有效

专利信息
申请号: 201810641505.4 申请日: 2018-06-21
公开(公告)号: CN108876701B 公开(公告)日: 2022-08-02
发明(设计)人: 赵晨;葛兴;姚英朋;苗兆伟;高武 申请(专利权)人: 西北工业大学
主分类号: G06T1/20 分类号: G06T1/20
代理公司: 西北工业大学专利中心 61204 代理人: 刘新琼
地址: 710072 *** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 基于 游程 扫描 连通 标记 方法 及其 硬件 结构
【权利要求书】:

1.一种基于游程的单次扫描连通域标记方法,其特征在于步骤如下:

步骤1:行扫描:

行扫描模块从外存中读取当前行像素数据,从RAM_BUFFER中读取上一行像素数据,两行同时扫描,并将当前行像素数据存入RAM_BUFFER;当前行为奇数行,游程信息存入RAM_EV,反之,则存入RAM_OD;所述的游程信息包括临时标记值lab_tem、行坐标最小值X_min、行坐标最大值X_max三项;扫描过程中检测到上一行与当前行游程等价时:若当前行游程临时标记lab_tem_c为0,即未赋予该游程临时标记值,则lab_tem_c=lab_tem_l,lab_tem_l为等价的上一行游程lab_temp值;若当前行游程lab_tem_c不为0,则(lab_tem_l,lab_tem_c)存入RAM_EQU;扫描过程中检测到当前行游程结束时:若该游程lab_tem为0,即未赋予临时标记值,则lab_ct=lab_ct+1,lab_tem=lab_ct,lab_ct当新产生一个未赋临时标记值的游程时加1;

步骤2:更新等价游程表:

等价游程表由rtable、tail、next三个数据阵列组成,分别存储于片上存储器RAM_RTAB、RAM_TAIL和RAM_NEXT中;若干个同属于一个连通域的等价游程,其临时标记信息构成链表集合S,该连通域对应唯一一个代表标记值lab_rep;RAM_RTAB位宽为RAM_TAIL和RAM_NEXT的2倍,RAM_RTAB[:,1]存储游程代表标记lab_rep和临时标记lab_tem之间的关系,即RAM_RTAB[lab_tem]=lab_rep;RAM_TAIL存储S中最后一个游程临时标记值,RAM_TAIL[lab_rep]=lab_final;RAM_NEXT存储S中临时标记的顺序,RAM_NEXT[lab_i]=RAM_NEXT[lab_j]表示S中临时标记lab_i下一个等价的临时标记为lab_j,若RAM_NEXT[lab_n]=-1,表示S最后一个临时标记值为lab_n;RAM_RTAB[lab_rep,2]存储代表标记为lab_rep的S中包含多少个游程;当建立一个新的临时标记lab_tem时,如果代表标记和临时标记相同,即RAM_RTAB[lab_tem]=lab_tem,同时,连通域包含的游程个数设置为1,下一个等价的游程临时标记设置为-1,最后一个游程的临时标记值设为lab_tem;

等价游程更新子模块根据存储在RAM_EQU中的等价游程信息更新等价游程表,假设RAM_EQU存储了N对等价游程信息,等价游程表更新如下:相邻两行等价游程的临时标记分别为lab_tem_l和lab_tem_c,从RAM_RTAB读出其代表标记lab_rl和lab_rc,两者的较大值为lab_max,较小值为lab_min;迭代更新lab_max开始的等价游程链表,将其代表标记均赋值为lab_min;lab_min开始的等价游程链表,其原尾部指向lab_max,新尾部指向lab_max开始的等价游程链表尾部,同时,更新lab_min对应的连通域所含游程个数,即原有游程个数与lab_max对应的连通域所含游程个数之和,然后lab_max对应的连通域所含游程个数清零;

步骤3:检测结束连通域:

连通域标记硬件加速模块中的连通域结束检测子模块检测上一行已结束连通域,将上一行中结束连通域的游程写入外存储器,并将结束连通域的代表标记值写入RAM_OVER,然后将上一行剩余的游程写入游程缓冲区存储器RAM_INFO,清空存储上一行游程信息的存储器,当前行为奇数行,存储上一行游程信息的存储器为RAM_EV,否则为RAM_OD;检测上一行游程是否结束的方法为:对于上一行的每个游程,检测其代表标记值是否与当前行中的某个游程代表标记值相同,如果相同,则说明该游程在当前行有等价游程,连通域未结束,否则,该游程所属连通域结束;

步骤4:将已结束连通域游程信息写入外存储器:

连通标记硬件加速模块中的游程缓冲区控制子模块根据RAM_OVER中存储的结束连通域代表标记值信息,遍历RAM_INFO,将以结束连通域的游程信息写入外存储器;

步骤5:最后一行及缓冲区内所有游程写入外存储器:

当前行为最后一行时,游程缓冲区控制子模块首先将当前行游程信息从片上存储器中取出写入外存储器,其中当前行为奇数行时片上存储器为RAM_OD,为偶数行时片上存储器为RAM_EV,然后将RAM_INFO中的游程信息依次写入外存储器。

2.根据权利要求1所述的连通域标记方法,其特征在于步骤4中采用优化机制减少遍历RAM_INFO所需的时间,优化机制包括两个方面:①RAM_RTAB中记录连通域包含的游程个数,已结束连通域的游程向外存储器写一个,该区域对应的游程个数减1,游程个数变为0时,即表示已结束连通域的游程信息全部写入外存储器,停止遍历RAM_INFO;②遍历RAM_INFO过程中,如果位置X处游程被选中写入外存储器,则将RAM_INFO中最后位置处的游程信息读出写入X位置,然后从X位置重新开始遍历,同时有效游程信息深度X_depth减1。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西北工业大学,未经西北工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201810641505.4/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top