[发明专利]用于区块链交易加速的装置、方法和系统

说明书

本发明涉及用于区块链交易加速的装置、方法和系统。描述了涉及使区块链交易加速的方法和装置。在一个实施例中，一种处理器包括要执行区块链交易的操作的硬件加速器，并且硬件加速器包括分派器电路，所述分派器电路要在操作是交易操作时将操作路由到交易处理电路并且在操作是区块操作时将操作路由到区块处理电路。在另一实施例中，一种处理器包括要执行区块链交易的操作的硬件加速器；以及包括分派器电路的网络接口控制器，所述分派器电路要在操作是交易操作时将操作路由到硬件加速器的交易处理电路并且在操作是区块操作时将操作路由到硬件加速器的区块处理电路。

技术领域

本公开一般地涉及电子器件，并且更具体地，本公开的实施例涉及用于区块链交易（transaction）加速的硬件线路（circuitry）。

背景技术

处理器或处理器的集合执行来自指令集（例如，指令集架构（ISA））的指令。指令集是与编程有关的计算机架构的部分，并且一般包括原生数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处置，以及外部输入和输出（I/O）。应当注意，本文中的术语指令可以指代宏指令，例如提供给处理器以用于执行的指令，或指代微指令，例如由处理器的解码器对宏指令进行解码所产生的指令。

附图说明

在附图中的各图中通过示例而非限制的方式图示了本公开，其中同样的参考指示类似的元件并且其中：

图1图示了根据本公开的实施例的示例区块链。

图2图示了根据本公开的实施例的示例区块链。

图3图示了根据本公开的实施例的示例区块链。

图4图示了根据本公开的实施例的具有硬件加速器的硬件处理器。

图5图示了根据本公开的实施例的硬件处理器和硬件加速器。

图6图示了根据本公开的实施例的具有网络接口控制器（NIC）的硬件处理器。

图7图示了根据本公开的实施例的硬件处理器和网络接口控制器（NIC）。

图8图示了根据本公开的实施例的用于区块链交易加速的线路。

图9图示了根据本公开的实施例的区块链分派器（dispatcher）流程图。

图10图示了根据本公开的实施例的用于区块链交易加速的线路。

图11图示了根据本公开的实施例的用于区块链交易加速的硬件加速器。

图12图示了根据本公开的实施例的流程图。

图13A是图示了根据本公开的实施例的示例性有序流水线和示例性寄存器重命名、无序发出/执行流水线二者的框图。

图13B是图示了根据本公开的实施例的要被包括在处理器中的示例性寄存器重命名、无序发出/执行架构核心和有序架构核心的示例性实施例二者的框图。

图14A是根据本公开的实施例的单个处理器核心连同其到管芯（die）上互连网络的连接并且连同其级别2（L2）高速缓存的本地子集的框图。

图14B是根据本公开的实施例的图14A中的处理器核心的部分的展开图。

图15是根据本公开的实施例的处理器的框图，所述处理器可以具有不止一个核心，可以具有集成存储器控制器，并且可以具有集成显卡。

图16是依照本公开的一个实施例的系统的框图。

图17是依照本公开的实施例的更具体的示例性系统的框图。

图18，示出了依照本公开的实施例的第二个更具体的示例性系统的框图。

图19，示出了依照本公开的实施例的芯片上系统（SoC）的框图。