[发明专利]用于数字电路的信号选通电路及其方法

权利要求书

1.一种用于选通输入信号的信号选通电路，包括：

逻辑电路，该逻辑电路具有用于接收停止信号的第一输入端、用于接收输入信号的第二输入端以及用于响应于所述停止信号的激活而以第一预定逻辑状态提供中间信号的输出端；以及

脉冲展宽器，该脉冲展宽器具有耦合到所述逻辑电路的所述输出端的输入端以及用于提供输出信号的输出端，其中，所述脉冲展宽器：

在所述中间信号的脉冲的宽度小于第一量时，提供没有脉冲的所述输出信号；

当所述中间信号的脉冲宽度大于所述第一量但小于第二量时，向所述输出信号提供具有第一脉冲宽度的脉冲，所述具有第一脉冲宽度的脉冲在所述中间信号的所述脉冲开始之后开始，并且在所述中间信号的所述脉冲的所述开始之后的预定延迟处结束；并且

当所述中间信号的脉冲宽度大于所述第二量时，向所述输出信号提供具有第二脉冲宽度的脉冲，所述具有第二脉冲宽度的脉冲在所述中间信号的所述脉冲的所述开始之后开始并且在所述中间信号的所述脉冲的结束之后结束。

2.如权利要求1所述的信号选通电路，其特征在于，所述脉冲展宽器包括：

选择性驱动电路，该选择性驱动电路具有用于接收所述中间信号的输入端、用于接收控制信号的控制输入端、以及用于在所述控制信号有效时以与所述中间信号对应的逻辑状态提供输出信号并且在所述控制信号无效时处于高阻抗状态的输出端；

静态锁存器，该静态锁存器具有耦合到所述选择性驱动电路的所述输出端的输入端、以及输出端；

亚稳态滤波器，该亚稳态滤波器具有分别耦合到所述静态锁存器的所述输入端和输出端的第一输入端和第二输入端、以及第一输出端和第二输出端，其中，所述亚稳态滤波器响应于至少所述第一输入端与所述第二输入端之间的预定的电压差来以互补逻辑状态在所述第一输出端和所述第二输出端上提供信号，并在其它情况下以第二预定逻辑状态在所述第一输出端和所述第二输出端上提供信号；

动态锁存器，该动态锁存器具有分别耦合到所述亚稳态滤波器的所述第一输出端和所述第二输出端的第一输入端和第二输入端、以及输出端，其中，当所述亚稳态滤波器的所述第一输出端和所述第二输出端处于所述互补逻辑状态时，所述动态锁存器以第一逻辑状态和第二逻辑状态中对应的逻辑状态在该动态锁存器的所述输出端上提供信号，并且当所述亚稳态滤波器的所述第一输出端和所述第二输出端处于所述第二预定逻辑状态时，所述动态锁存器以所述高阻抗状态在该动态锁存器的所述输出端上提供信号；以及

延迟电路，该延迟电路具有耦合到所述动态锁存器的所述输出端的输入端、以及耦合到所述选择性驱动电路的所述控制输入端以提供所述控制信号的输出端。

3.如权利要求2所述的信号选通电路，其特征在于，所述选择性驱动电路包括：

第一对晶体管，该第一对晶体管耦合在第一电源电压端子与所述选择性驱动电路的所述输出端之间，其中所述第一对晶体管包括具有用于接收所述控制信号的控制电极的第一晶体管、以及与所述第一晶体管串联的第二晶体管，该第二晶体管具有用于接收所述输入信号的控制电极；以及

第二对晶体管，该第二对晶体管耦合在所述选择性驱动电路的所述输出端与第二电源电压端子之间，其中所述第二对晶体管包括具有用于接收所述输入信号的控制电极的第三晶体管、以及与所述第三晶体管串联的第四晶体管，该第四晶体管具有用于接收所述控制信号的控制电极。

4.如权利要求3所述的信号选通电路，其特征在于，所述第一电源电压端子相对于所述第二电源电压端子提供正电源电压，所述第一晶体管和所述第二晶体管包括P沟道金属氧化物半导体(MOS)晶体管，并且所述第三晶体管和所述第四晶体管包括N沟道MOS晶体管。

5.如权利要求2所述的信号选通电路，其特征在于，所述静态锁存器包括：

第一反相器，该第一反相器具有耦合到所述静态锁存器的所述输入端的输入端、以及耦合到所述静态锁存器的所述输出端的输出端；以及

第二反相器，该第二反相器具有耦合到所述静态锁存器的所述输出端的输入端、以及耦合到所述静态锁存器的所述输入端的输出端。