[发明专利]复位装置及复位方法有效
申请号: | 201810651177.6 | 申请日: | 2018-06-22 |
公开(公告)号: | CN110633166B | 公开(公告)日: | 2023-03-21 |
发明(设计)人: | 王宏兵 | 申请(专利权)人: | 迈普通信技术股份有限公司 |
主分类号: | G06F11/14 | 分类号: | G06F11/14 |
代理公司: | 北京超凡志成知识产权代理事务所(普通合伙) 11371 | 代理人: | 魏彦 |
地址: | 610000 四川省成都市高*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 复位 装置 方法 | ||
1.一种复位装置,其特征在于,包括CKE控制单元、电性连接的CPU及DRAM、软件复位单元、硬件复位单元、复位控制单元及第一延时单元,其中,所述CPU包括一DRAM控制器;
所述DRAM控制器用于基于在第一时刻接收的软件复位信号向所述DRAM发送自刷新命令,以使所述DRAM通过执行所述自刷新命令进入自刷新模式;
所述CPU用于基于在第二时刻接收的硬件复位信号进行硬件复位,其中,所述第一时刻在所述第二时刻之前;
所述CKE控制单元电性连接于所述DRAM控制器与所述DRAM之间,所述CKE控制单元用于在所述DRAM处于自刷新模式时,将所述DRAM控制器发送的CKE信号设置为低电平,以使所述DRAM接收到低电平的所述CKE信号;
所述复位控制单元与所述软件复位单元及所述第一延时单元电性连接;所述复位控制单元用于产生解复位信号,并将所述解复位信号发送给所述软件复位单元及所述第一延时单元;
所述硬件复位单元与所述软件复位单元电性连接,所述硬件复位单元用于基于接收的所述解复位信号产生硬件解复位信号,并将所述硬件解复位信号发送给所述CPU及所述软件复位单元,以使所述CPU在第三时刻进行硬件解复位;
所述软件复位单元用于基于所述硬件解复位信号产生软件解复位信号,并将所述软件解复位信号发送给所述CPU,以使所述CPU在所述第三时刻进行软件解复位。
2.根据权利要求1所述的复位装置,其特征在于,所述装置还包括软件复位单元及硬件复位单元,所述CPU还包括软件复位引脚及硬件复位引脚;
所述软件复位单元经所述软件复位引脚与所述DRAM控制器电性连接,所述软件复位单元用于产生所述软件复位信号,并通过所述软件复位引脚在所述第一时刻传输所述软件复位信号至所述DRAM控制器;
所述硬件复位单元经所述硬件复位引脚与所述CPU电性连接,所述硬件复位单元用于产生所述硬件复位信号,并通过所述硬件复位引脚在所述第二时刻传输所述硬件复位信号至所述CPU。
3.根据权利要求2所述的复位装置,其特征在于,所述复位控制单元用于产生第一复位信号,并将所述第一复位信号发送给所述软件复位单元及所述第一延时单元;
所述软件复位单元用于基于接收的所述第一复位信号产生所述软件复位信号;
所述第一延时单元用于对所述第一复位信号进行延时,并将延时后的所述第一复位信号发送给所述硬件复位单元,以使所述硬件复位单元基于所述延时后的所述第一复位信号产生所述硬件复位信号。
4.根据权利要求3所述的复位装置,其特征在于,所述装置还包括波形转换单元;
所述波形转换单元与所述DRAM控制器及所述DRAM电性连接,所述波形转换单元用于将所述DRAM控制器发送的第二复位信号的低电平调整为高电平,并发送给所述DRAM。
5.根据权利要求4所述的复位装置,其特征在于,所述装置还包括第二延时单元;
所述第二延时单元与所述硬件复位单元及所述软件复位单元电性连接,所述第二延时单元用于对所述硬件解复位信号进行延时,并将延时后的所述硬件解复位信号发送给所述软件复位单元;
所述软件复位单元用于基于接收的所述延时后的所述硬件解复位信号产生所述软件解复位信号,并在所述第三时刻之后的第四时刻将所述软件解复位信号发送给所述CPU,以使所述CPU在所述第四时刻进行软件解复位。
6.根据权利要求5所述的装置,其特征在于,
所述DRAM控制器还用于基于接收的所述软件解复位信号控制所述DRAM退出自刷新模式,并通过所述波形转换单元将所述第二复位信号调整为低脉冲信号,以使所述DRAM进行复位。
7.根据权利要求6所述的装置,其特征在于,
所述CPU还用于在解复位后对所述DRAM控制器进行初始化配置,以使所述DRAM控制器在接收所述软件复位信号后自动向所述DRAM发送所述自刷新命令。
8.一种复位方法,其特征在于,应用于权利要求1-7中任意一项所述复位装置,所述方法包括:
所述DRAM控制器基于在第一时刻接收的软件复位信号向所述DRAM发送自刷新命令,以使所述DRAM通过执行所述自刷新命令进入自刷新模式;
所述CPU基于在第二时刻接收的硬件复位信号进行硬件复位,其中,所述第一时刻在所述第二时刻之前;
在所述DRAM为自刷新模式时,CKE控制单元用于将所述DRAM控制器发送的CKE信号设置为低电平,以使所述DRAM接收到低电平的所述CKE信号;
所述复位控制单元用于产生解复位信号,并将所述解复位信号发送给所述软件复位单元及所述第一延时单元;
所述硬件复位单元用于基于接收的所述解复位信号产生硬件解复位信号,并将所述硬件解复位信号发送给所述CPU及所述软件复位单元,以使所述CPU在第三时刻进行硬件解复位;
所述软件复位单元用于基于所述硬件解复位信号产生软件解复位信号,并将所述软件解复位信号发送给所述CPU,以使所述CPU在所述第三时刻进行软件解复位。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于迈普通信技术股份有限公司,未经迈普通信技术股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810651177.6/1.html,转载请声明来源钻瓜专利网。