[发明专利]芯片封装结构及其制作方法

说明书

本发明提供一种芯片封装结构及其制作方法。芯片封装结构包括第一介电层、至少一芯片、第一图案化线路层、至少一第一铜柱以及多个第二铜柱。第一介电层具有彼此相对的第一表面与第二表面。芯片配置于第一介电层的第一表面上。第一图案化线路层配置于第一介电层的第二表面上。第一铜柱内埋于第一介电层中且直接接触芯片的主动表面。第二铜柱内埋于第一介电层中且电性连接芯片的多个芯片接垫与第一图案化线路层。第一铜柱的第一剖面宽度大于每一个第二铜柱的第二剖面宽度。

技术领域

本发明涉及一种封装结构及其制作方法，且特别是有关于一种芯片封装结构及其制作方法。

背景技术

一般而言，若欲形成导通孔或导电孔，可在形成一层介电层后，经由例如是激光钻孔法来形成盲孔，以暴露出此介电层下方的线路层。然后，再借由电镀的方式在盲孔内与此介电层上电镀铜层，而形成另一线路层与导通孔。然而，进行电镀制程时，由于激光钻孔法所形成的盲孔内无介电层，需要以电镀方式填入铜材来塞孔。为了避免盲孔上方的铜面形成凹陷的质量问题，现有的制程步骤需要先进行增加镀铜厚度的步骤之后，再加上减铜厚的步骤而达到平整度规格，或者使用特殊镀铜药水来减缓镀铜速率，以增加镀铜时间，进而避免上述的凹陷的情况产生。但是上述方式所需的成本较高且制程步骤也较多。此外，由激光钻孔所形成的盲孔经由电镀填孔的方式形成导通孔的制程和结构受限于其盲孔的密度不易提高，且盲孔的形状不利于作成线状或块状的凸块，因此上述的制程不易达成高功率芯片所需的散热功能。

发明内容

本发明是针对一种芯片封装结构，具有较佳的结构强度与散热效果。

本发明还针对一种芯片封装结构的制作方法，用以制作上述的芯片封装结构。

根据本发明的实施例，芯片封装结构包括第一介电层、至少一芯片、第一图案化线路层、至少一第一铜柱、多个第二铜柱、第二介电层、第二图案化线路层以及多个第三铜柱。第一介电层具有彼此相对的第一表面与第二表面。芯片配置于第一介电层的第一表面上，且具有主动表面与位于主动表面的多个芯片接垫。第一图案化线路层配置于第一介电层的第二表面上。第一铜柱内埋于第一介电层中，且直接接触芯片的主动表面，且电性连接第一图案化线路层。第二铜柱内埋于第一介电层中，且电性连接芯片接垫与第一图案化线路层。第一铜柱的第一剖面宽度大于每一个第二铜柱的第二剖面宽度。

在根据本发明的实施例的芯片封装结构中，还包括至少一第二介电层、至少一第二图案化线路层以及多个第三铜柱。第二介电层配置于第一介电层的第二表面上，且覆盖第二表面以及第一图案化线路层。第二图案化线路层配置于第二介电层相对远离第一介电层的第三表面上。第三铜柱内埋于第二介电层，且电性连接第一图案化线路层与第二图案化线路层。

在根据本发明的实施例的芯片封装结构中，第三铜柱包括至少一第一子铜柱以及至少一第二子铜柱。第一子铜柱的第三剖面宽度大于第二子铜柱的第四剖面宽度。

在根据本发明的实施例的芯片封装结构中，还包括防焊层，配置于第二介电层的第三表面上，且覆盖第二图案化线路层。防焊层具有多个防焊开口，且防焊开口暴露出部分第二图案化线路层而定义出多个焊球接垫。

在根据本发明的实施例的芯片封装结构中，还包括多个焊球，配置于防焊层的防焊开口中，且与焊球接垫电性连接。

在根据本发明的实施例的芯片封装结构中，第一介电层为玻纤浸树脂(Prepreg,PP)或味之素构成膜(Ajinomoto Build－up Film,ABF)。

在根据本发明的实施例的芯片封装结构中，第一铜柱的第一剖面宽度的范围介于0.5毫米至25毫米之间。

在根据本发明的实施例的芯片封装结构中，第二铜柱的每一个的第二剖面宽度的范围介于20微米至500微米之间。