[发明专利]适用于高电源噪声抑制比、低输出阻抗的稳压器

权利要求书

1.一种适用于高电源噪声抑制比、低输出阻抗的稳压器，其特征在于，

包括N级稳压器，其中N≥2，外部电源与第一级稳压器的输入端连接，前一级稳压器的输出端与后一级稳压器的输入端连接，负载电路与最后一级稳压器的输出端连接，参考电压分别与各级稳压器的参考输入端连接；

所述最后一级稳压器的输出阻抗低于其他各级稳压器的输出阻抗；

所述最后一级稳压器包括第二放大器、超级源跟随器和反馈电路；所述第二放大器和所述参考电压连接，所述超级源跟随器的输入端与所述第二放大器的输出端连接，所述反馈电路连接在所述超级源跟随器的输出端和所述第二放大器的输入端之间；

所述超级源跟随器包括第三晶体管、第四晶体管、第五晶体管、第三恒流源和第四恒流源，其中，所述第三晶体管的源级与电源连接，所述第三晶体管的漏极与所述第四晶体管的源级连接，所述第三恒流源串接在所述第四晶体管的漏极和地之间，所述第四晶体管的栅极与所述超级源跟随器的输入端连接，所述第四晶体管的源级与所述超级源跟随器的输出端连接，所述第三晶体管的栅极与所述第五晶体管的漏极连接，所述第四恒流源串接在所述电源和所述第五晶体管的漏极之间，所述第四晶体管的漏极和所述第五晶体管的源级连接，所述第五晶体管的栅极与偏置电压连接。

2.根据权利要求1所述的适用于高电源噪声抑制比、低输出阻抗的稳压器，其特征在于，前N-1级所述稳压器分别包括第一放大器、源跟随器和反馈电路；

所述第一放大器和所述参考电压连接，所述源跟随器的输入端与所述第一放大器的输出端连接，所述反馈电路连接在所述源跟随器的输出端和所述第一放大器的输入端之间。

3.根据权利要求1或2所述的适用于高电源噪声抑制比、低输出阻抗的稳压器，其特征在于，所述N＝2。

4.根据权利要求1或2中任意一项所述的适用于高电源噪声抑制比、低输出阻抗的稳压器，其特征在于，所述适用于高电源噪声抑制比、低输出阻抗的稳压器设置在集成电路芯片中。

5.一种适用于高电源噪声抑制比、低输出阻抗的稳压器，其特征在于，

包括N级稳压器，其中N≥2，外部电源与第一级稳压器的输入端连接，前一级稳压器的输出端与后一级稳压器的输入端连接，负载电路与最后一级稳压器的输出端连接，参考电压分别与各级稳压器的参考输入端连接；

所述最后一级稳压器的输出阻抗低于其他各级稳压器的输出阻抗；

所述最后一级稳压器包括第二放大器、超级源跟随器和反馈电路；所述第二放大器和所述参考电压连接，所述超级源跟随器的输入端与所述第二放大器的输出端连接，所述反馈电路连接在所述超级源跟随器的输出端和所述第二放大器的输入端之间；

所述超级源跟随器包括第六晶体管、第七晶体管、第八晶体管、第九晶体管、第五恒流源、第六恒流源和第七恒流源，其中，所述第六晶体管的栅极与所述超级源跟随器的输入端连接，所述第六晶体管的源级与所述超级源跟随器的输出端连接，所述第五恒流源串接在所述第六晶体管的源级和电源之间，所述第六恒流源串接在所述第六晶体管的漏极和地之间，所述第七晶体管的栅极与所述第六晶体管的漏极连接，所述第七晶体管的源级接地，所述第七晶体管的漏极与所述第六晶体管的源级连接，所述第八晶体管的源级与所述第六晶体管的漏极连接，所述第八晶体管的栅极接偏置电压，所述第七恒流源串接在所述第八晶体管的漏极和电源之间，所述第九晶体管的源级与电源连接，所述第九晶体管的栅极与所述八晶体管的漏极连接，所述第九晶体管的漏极与所述第六晶体管的源级连接。

6.根据权利要求5所述的适用于高电源噪声抑制比、低输出阻抗的稳压器，其特征在于，前N-1级所述稳压器分别包括第一放大器、源跟随器和反馈电路；

所述第一放大器和所述参考电压连接，所述源跟随器的输入端与所述第一放大器的输出端连接，所述反馈电路连接在所述源跟随器的输出端和所述第一放大器的输入端之间。

7.根据权利要求5或6所述的适用于高电源噪声抑制比、低输出阻抗的稳压器，其特征在于，所述N＝2。

8.根据权利要求5或6中任意一项所述的适用于高电源噪声抑制比、低输出阻抗的稳压器，其特征在于，所述适用于高电源噪声抑制比、低输出阻抗的稳压器设置在集成电路芯片中。