[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，包括器件区和隔离区，器件区和隔离区的基底上形成有栅极结构，栅极结构的顶部形成有保护层，且栅极结构露出的基底上形成有层间介质层，层间介质层覆盖栅极结构的侧壁；依次去除隔离区的保护层和栅极结构，且还去除隔离区部分厚度的基底，隔离区的层间介质层和剩余基底围成沟槽；在沟槽内形成隔离层。本发明在栅极结构的顶部形成保护层，在沟槽内形成隔离层的工艺过程中，保护层对栅极结构顶部起到保护作用，防止栅极结构受到损耗，相应还有利于提高栅极结构的高度均一性，进而改善器件性能以及性能均一性。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度以及更高集成度的方向发展。晶体管作为基本半导体器件之一目前正被广泛应用。所以随着半导体器件密度和集成度的提高，平面晶体管的栅极尺寸也越来越小，传统平面晶体管对沟道电流的控制能力变弱，相应出现了短沟道效应，引起漏电流增大，最终影响半导器件的电学性能。

为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。鳍式场效应晶体管的结构通常包括：凸出于衬底的鳍部以及位于所述衬底上的隔离结构(例如：浅沟槽隔离结构)，所述隔离结构覆盖所述鳍部的部分侧壁，且所述隔离结构顶部低于所述鳍部顶部；覆盖所述鳍部部分顶部和部分侧壁的栅极结构；位于所述栅极结构两侧鳍部内的源区和漏区。

然而，随着半导体器件尺寸的不断缩小，相邻鳍式场效应晶体管之间的距离也随之缩小。为了防止相邻鳍式场效应晶体管出现相连(merge)的现象，现有技术引入了单扩散隔断(Single diffusion break，SDB)结构的制造技术。单扩散隔断结构一般分布在沿鳍部的延伸方向上，通过去除部分区域的鳍部，在所述鳍部中形成一个或多个沟槽，并在所述沟槽中填充绝缘材料，从而对相邻鳍部进行隔离，进而减小相邻鳍部之间的漏电流，所述单扩散隔断结构还可以避免源区和漏区之间的桥接(source-drain bridge)问题。

但是，在半导体结构中引入单扩散隔断结构后，器件仍有性能不佳的问题。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，提升器件性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括器件区和隔离区，所述器件区和隔离区的基底上形成有栅极结构，所述栅极结构的顶部形成有保护层，且所述栅极结构露出的基底上形成有层间介质层，所述层间介质层覆盖所述栅极结构的侧壁；依次去除所述隔离区的保护层和栅极结构，且还去除所述隔离区部分厚度的基底，所述隔离区的层间介质层和剩余基底围成沟槽；在所述沟槽内形成隔离层。

相应的，本发明还提供一种半导体结构，包括：基底，所述基底包括器件区和隔离区；栅极结构，位于所述器件区的基底上；保护层，位于所述栅极结构的顶部；层间介质层，位于所述栅极结构露出的基底上，所述层间介质层覆盖所述栅极结构的侧壁；隔离层，位于所述隔离区的层间介质层内并延伸至部分厚度的基底内。

与现有技术相比，本发明的技术方案具有以下优点：

本发明在形成沟槽之前，在栅极结构的顶部形成保护层；在所述沟槽内形成隔离层的制程通常包括隔离材料层的沉积，且所述隔离材料层顶部高于层间介质层顶部，还包括去除部分厚度隔离材料层的工艺，使所形成的隔离层能与层间介质层顶部齐平，在去除高于所述层间介质层顶部的隔离材料层的过程中，所述保护层对所述栅极结构顶部起到保护作用，防止所述栅极结构受到损耗，相应还有利于提高所述栅极结构的高度均一性，进而改善器件性能以及性能均一性。

附图说明

图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图；