[发明专利]基于突发扩频信号的伪码同步方法

权利要求书

1.一种基于突发扩频信号的伪码同步方法，其特征在于包括如下步骤：

(1)假设载波已同步的情况下，将接收信号送入伪码捕获模块进行检测，该模块同时输出一个捕获标志信号，当该信号为高电平时，表明此时已有扩频数据进入；当其为低电平时，表示此时没有扩频信号进入；

(2)待检测到捕获标志信号由低电平拉高后，本地伪码产生器开始工作，产生伪码值，同时接收信号预处理得到一种新形式数据，预处理过程输出一个数据正逆序标志信号k，将该新形式数据分别与载波NCO产生的正余弦信号相乘得到下变频后I、Q支路数据；步骤(2)中所述的数据预处理方法为：

设接收到的原始数据为r(n)，总长度为L；假设消耗的数据长度为X，设经处理后的信号为则

共由四部分构成，第一部分即为接收信号，在时域上等于接收信号；待捕获标志信号拉高时，在时域上不再等于接收信号；第二部分即为接收到的纯扩频信号r(n)经延迟X采样点后的数据，其只是接收到的扩频信号中的前L₀个采样点数据，第三部分则为接收扩频信号的前L₀-1个采样点数据的逆序形式，第四部分为完整即L点的接收扩频数据；预处理过程中给出一个数据正逆序标志信号k：

当是由逆序的r(n)构成时，k标志信号为1；当处于其他情况时k标志信号为0；

(3)将得到的I、Q支路数据与本地伪码产生器产生的超前支路伪码PN_E、滞后支路伪码PN_L相乘，并将其通过积分清零得到四路相关累加的结果I_ES，I_LS，Q_ES和Q_LS；

(4)将得到的四路相关结果通过滞后减去超前功率的鉴相算法，得到本地伪码与接收伪码之间的相位差，并将此相位差送入环路滤波器；

(5)结合步骤(2)给出的数据正逆序标志信号k与环路滤波器输出的结果，得到相位累加器中的相位累加值；

(6)相位累加器根据得到的相位累加值，在时钟下进行累加，将得到的累加结果作为存放本地伪码的查找表的地址值；查找表通过读取的方式得到超前支路伪码PN_E，将PN_E通过寄存器延迟得到滞后支路伪码PN_L。

2.根据权利要求1所述的伪码同步方法，其特征在于：步骤(1)中所述的伪码捕获模块的设计方法为：

伪码捕获模块采取匹配滤波器时域检测法，将接收数据与该模块里的本地NCO产生的正余弦信号相乘，分别得到S_I、S_Q支路数据；再将该两路数据送入匹配滤波器中，得到y_I和y_Q数据，匹配滤波器的抽头系数为扩频码序列的倒序形式；将判决数据与通过恒虚警自适应门限技术得到的门限值V_T进行比较，当M次判决中，有N次判决数据大于门限V_T时，拉高捕获标志信号，否则继续进行信号捕获。

3.根据权利要求1所述的伪码同步方法，其特征在于：步骤(3)中所述的本地伪码产生器的设计方法为：

本地伪码产生器由一个相位累加器和伪码查找表构成；准备好不同相位下对应的伪码值，将相位值作为地址存储该相位下的伪码值，构成一个查找表；相位累加器在时钟作用下每次输出一个相位值，该相位值作为查找表的地址从而输出一个本地伪码；对于长度为M的伪码序列，设其经过接收机采样后的伪码序列长度变为M_s；假设用N个值表示一个经采样后的伪码值，则伪码的精度为1/N，此时查找表的深度为M_s*N。

4.根据权利要求1所述的伪码同步方法，其特征在于：步骤(5)中所述的相位累加值的更新方法为：

设置相位累加器的基本步进Pinc₀为N，设环路输出的误差信号为ΔPinc，送入相位累加器的数值为Pinc：

Pinc＝Pinc₀+ΔPinc；

由于当输入数据为逆序时，其对应的伪码相位也开始往回退，此时如果相位累加器继续进行累加的话，本地伪码相位必会与输入数据伪码相位不对应，所以此时累加器得到的相位值是往回退的，则送入累加器的值应为负，实际Pinc值应如下式：