[发明专利]数据采集电路、读数据窗口的控制方法及装置

权利要求书

1.一种数据采集电路，其特征在于，包括：

延时电路，用于在用于读数据的首个数据选通信号DQS的读前导区域内，确定初始门信号与所述首个DQS上升沿的相位关系，生成第一门延迟信号；

与所述延时电路连接的下降沿产生门延迟信号电路，所述下降沿产生门延迟信号电路接收每个存储体对应的DQS信号，接收所述延时电路输出的所述第一门延迟信号；在每个存储体对应的DQS的第一个下降沿，采集所述第一门延迟信号，得到每个存储体对应的第二门延迟信号的起始位置，生成每个存储体对应的所述第二门延迟信号；

与所述下降沿产生门延迟信号电路和所述延时电路连接的选择电路，所述选择电路用于根据每个存储体对应的所述第二门延迟信号，或者根据所述第一门延迟信号和每个存储体对应的所述第二门延迟信号，确定DDRx SDRAM存储器中的每个存储体对应的读数据窗口。

2.根据权利要求1所述的数据采集电路，其特征在于，

所述下降沿产生门延迟信号电路，还用于根据预设计数值，确定每个存储体对应的所述第二门延迟信号的信号宽度；根据所述第二门延迟信号的起始位置和所述信号宽度，生成每个存储体对应的所述第二门延迟信号。

3.根据权利要求2所述的数据采集电路，其特征在于，

所述下降沿产生门延迟信号电路，还用于根据读命令的突发长度BL，确定所述预设计数值；当所述DDRx SDRAM为DDR4型存储器时，确定所述预设计数值＝BL/2-2，所述第二门延迟信号的信号宽度为所述预设计数值+1个时钟周期；当所述DDRx SDRAM为DDR2型或DDR3型存储器时，确定所述预设计数值＝BL/2-1，所述第二门延迟信号的信号宽度为所述预设计数值+1个时钟周期。

4.根据权利要求1所述的数据采集电路，其特征在于，所述选择电路包括：或门、选择器；

所述或门与所述延时电路和所述下降沿产生门延迟信号电路分别连接，用于接收所述延时电路输出的所述第一门延迟信号，接收所述下降沿产生门延迟信号电路输出的所述第二门延迟信号；对所述第一门延迟信号和所述第二门延迟信号进行或运算，得到或处理后的门延迟信号；

所述选择器与所述下降沿产生门延迟信号电路和所述或门分别连接，用于在所述DDRxSDRAM为DDR4型存储器时，选通所述下降沿产生门延迟信号电路输出的所述第二门延迟信号；确定所述DDR4型存储器中的每个存储体对应的读数据窗口为每个存储体对应的所述第二门延迟信号的信号宽度；还用于在所述DDRx SDRAM为DDR2型或DDR3型存储器时，选通所述或门输出的所述或处理后的门延迟信号；确定所述DDR2型或DDR3型存储器中的每个存储体对应的读数据窗口为每个存储体对应的所述或处理后的门延迟信号的信号宽度。

5.根据权利要求1～4任一项所述的数据采集电路，其特征在于，所述第一门延迟信号的信号宽度小于等于读命令的突发长度BL/2。

6.一种内存控制器，其特征在于，包括：门信号生成模块，还包括权利要求1～5任一项所述的数据采集电路；其中，所述门信号生成模块用于在所述内存控制器发出读取DDRxSDRAM内存数据的读命令后，生成所述初始门信号；所述数据采集电路中的所述延时电路与所述门信号生成模块连接，用于接收所述初始门信号。

7.一种读数据窗口的控制方法，其特征在于，包括：

在用于读数据的首个数据选通信号DQS的读前导区域内，确定初始门信号与所述首个DQS上升沿的相位关系，生成第一门延迟信号；

在每个存储体对应的DQS的第一个下降沿，采集所述第一门延迟信号，得到每个存储体对应的第二门延迟信号的起始位置，生成每个存储体对应的所述第二门延迟信号；

根据每个存储体对应的所述第二门延迟信号，或者根据所述第一门延迟信号和每个存储体对应的所述第二门延迟信号，确定DDRx SDRAM存储器中的每个存储体对应的读数据窗口。