[发明专利]一种超高频时钟数据同步电路

说明书

本发明公开了一种超高频时钟数据同步电路，包括MOS管M145、M147～M153、M164～M165、反相器I90～I95、传输门TG1～TG2、缓冲器I0。本发明对于不同的单元采用同一个时钟，让数据和时钟经过传输门和锁存器，确保数据和时钟相位对齐，而且本采样电路结构简单，可以工作在高频状态下。

技术领域

本发明属于集成电路设计领域，具体涉及一种超高频时钟数据同步电路。

背景技术

目前，很多电路，特别是复杂的数字系统没，都会采用时钟信号。时间可以通过时钟信号触发，事件可以采用时钟信号来控制电路中不同事件的顺序。一个典型的例子是寄存器/写数据均需要事中控制。但是，不同电路或同一电路的不同单元经常会采用不同的时钟，是时序上不可预知。因此，在数据传递时，很容易导致收到的数据不正确，电路工作不正常。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的主要目的在于提供一种超高频时钟数据同步电路，旨在解决采样电路采样出的数据在时序上不符合解串时钟要求的问题。

本发明的目的是通过以下技术方案实现的：

一种超高频时钟数据同步电路，包括MOS管M145、M147～M153、 M164～M165、反相器I90～I95、传输门TG1～TG2、缓冲器I0；

M145的源极接地，栅极与clk_90_o1连接，漏极分别与M148和M147的源极连接；

M147的栅极与N87连接，漏极分别与M150和M151的源极连接；M151 的栅极与DS270_n0连接，M150的栅极与DS270_p0连接；

M148的栅极与N86连接，漏极分别与M149和M152的源极连接；M149 的栅极与DS270_n1连接，M152的栅极与DS270_p1连接；

M152和M150的漏极均和M153的源极、I90的接地极、I91的接地极连接；

M153的栅极与clk_270_o1连接，M153的源极接地；

M149的漏极与M165的漏极、I94的输入端、I91的输入端、I90的输出端连接；

M151的漏极与M164的漏极、I95的输入端、I91的输出端、I90的输入端连接；

I90的电源极、I91的电源极、M165的源极、M164的源极和Vdd连接；

M165和M164的栅极均和Clk_270_o1连接；

I94的输出端和TG1的输入端连接，TG1的输出端和I93的输出端和I92的输入端连接；TG1的两个栅极分别与Clk_270_o1和Clk_90_o1连接；

I93的输入端与I92的输出端均与I0的输入端连接；

I95的输出端和TG2的输入端连接，TG1的输出端和I0的输入端连接；TG2 的两个栅极分别与Clk_270_o1和Clk_90_o1连接；

DS270_n1和DS270_p1是一对差分输入信号；

DS270_n0和DS270_p0是一对差分输入信号，且与DS270_n1和DS270_p1 这对差分信号相位保持一致；

N86和N87是一对差分输入信号；

clk_90_o1和clk_270_o1是一对差分脉冲信号。

进一步地，反相器I91包括MOS管M157和M154；

M155和M157的栅极均与M149的漏极连接，M155和M157的漏极极均 I90的输入端连接；