[发明专利]机顶盒系统以及衍生不同产品形态的机顶盒系统的方法有效
申请号: | 201810677155.7 | 申请日: | 2018-06-27 |
公开(公告)号: | CN108924613B | 公开(公告)日: | 2021-04-20 |
发明(设计)人: | 李洪斌;税国梅;纪秋平 | 申请(专利权)人: | 四川九州电子科技股份有限公司 |
主分类号: | H04N21/41 | 分类号: | H04N21/41;H04N21/426 |
代理公司: | 四川省成都市天策商标专利事务所 51213 | 代理人: | 刘兴亮 |
地址: | 621000 四川*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 机顶盒 系统 以及 衍生 不同 产品 形态 方法 | ||
1.一种机顶盒系统,其特征在于,包括OTT基板,所述OTT基板上设置有功能接口、用于连接外接子板的第一排针插座和第二排针插座,所述OTT基板上安装有CPU,所述CPU设置有用于识别产品形态的AD管脚,OTT基板上CPU的AD管脚连接电阻R6和电阻R7的第一端,电阻R6和电阻R7的第二端分别连接电源和接地,所述第一排针插座与所述功能接口、CPU和第二排针插座分别通过跳接电阻连接;所述功能接口包括HMDI接口、USB接口、AV接口、SPDIF接口、LAN接口、RF接口和WAN接口;所述第一排针插座上连接AP子板,所述AP子板的包括PORT0、PORT1、PORT2、PORT3和PORT4,所述PORT0连接WAN接口,所述PORT2通过跳接电阻R2与CPU的FE2引脚连接,所述PORT3通过跳接电阻R3与CPU的FE1连接,所述PORT4通过跳接电阻R4与LAN接口连接;或者,所述LAN接口通过跳接电阻R5、跳接电阻R3与所述CPU的FE1连接,所述第二排针插座连接TUNER子板,所述TUNER子板包括与第二排针插座连接的第三排针插座,所述第三排针插座依次连接DEMO和TUNER,所述TUNER与所述RF接口连接;或者,所述第一排针插座上连接AP子板,所述AP子板的包括PORT0、PORT1、PORT2、PORT3和PORT4,所述PORT2通过跳接电阻R2与CPU的FE2引脚连接,所述PORT3通过跳接电阻R3与CPU的FE1连接,所述PORT4通过跳接电阻R4与LAN接口连接,所述PORT1连接跳接电阻R1后与所述第二排针插座连接,所述第二排针插座连接数据+TUNER子板,所述数据+TUNER子板包括与第二排针插座连接的第四排针插座,所述第四排针插座依次连接DEMO、TUNER和双工器,第四排针插座与双工器之间还连接有CM/EOC,所述双工器与所述RF接口连接。
2.一种衍生不同产品形态的机顶盒系统的方法,其特征在于,包括:
步骤S1:构建OTT基本板;
步骤S2:在所述OTT基本板上通过第一排针插座和第二排针插座拼接AP子板或拼接TUNER子板或拼接AP子板和数据+TUNER子板,形成不同产品形态的机顶盒系统;所述步骤S1包括:
在OTT基板上设置输出接口,包括HMDI接口、USB接口、AV接口、SPDIF接口、LAN接口、RF接口和WAN接口;将OTT基板上CPU的AD管脚连接电阻R6和电阻R7的第一端,电阻R6和电阻R7的第二端分别连接电源和接地;
在CPU的FE1管脚连接跳接电阻R3,跳接电阻R3串联跳接电阻R5直接与LAN接口连接;
第一排针插座和第二排针插座为OTT基板上预留的两个标准接口。
3.根据权利要求2所述的一种衍生不同产品形态的机顶盒系统的方法,其特征在于,所述步骤S2中在所述OTT基本板上拼接AP子板具体包括:
步骤S211:将所述跳接电阻R5取掉,在所述第一排针插座上安装AP子板;
步骤S212:将所述第一排针插座的PORT4串联跳接电阻R4后与LAN接口连接,将PORT3串联跳接电阻R3与CPU的FE1管脚连接,将PORT2与CPU的FE2管脚连接,第一排针插座的PORT0连接WAN接口。
4.根据权利要求2所述的一种衍生不同产品形态的机顶盒系统的方法,其特征在于,所述步骤S2中在所述OTT基本板上拼接TUNER子板具体包括:
步骤S221:所述第二排针插座与所述CPU连接,第二排针插座与设置在TUNER子板上的第三排针插座连接,所述TUNER子板上还设置有与CPU通信的DEMO,所述DEMO连接TUNER。
5.根据权利要求2所述的一种衍生不同产品形态的机顶盒系统的方法,其特征在于,所述步骤S2中在所述OTT基本板上拼接AP子板和数据+TUNER子板具体包括:
步骤S231:将所述跳接电阻R5取掉,在所述第一排针插座上安装AP子板;
步骤S232:将所述第一排针插座的PORT4串联跳接电阻R4后与LAN接口连接,将PORT3串联跳接电阻R3与CPU的FE1管脚连接,将PORT2连接跳接电阻R2后与CPU的FE2管脚连接,第一排针插座的PORT1串联跳接电阻R1后连接第二排针插座,所述第二排针插座与所述CPU连接,第二排针插座与设置在数据+TUNER子板上的第四排针插座连接,所述TUNER子板上还设置有与AP子板通信的CM/EOC和与CPU通信的DEMO,所述DEMO连接TUNER,CM/EOC和TUNER连接双工器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于四川九州电子科技股份有限公司,未经四川九州电子科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810677155.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种艺术智能电视装置
- 下一篇:一种控制方法、控制系统及电子设备