[发明专利]三维半导体存储器装置

说明书

公开了一种三维半导体存储器装置，其包括在衬底上在第一方向上排列的第一沟道组至第三沟道组。第一沟道组至第三沟道组在衬底上沿着第二方向彼此间隔开。第一沟道组至第三沟道组中的每一个包括在垂直于衬底的顶表面的第三方向上延伸的多个竖直沟道。第一沟道组和第二沟道组在第二方向上彼此邻近并且在第二方向上以第一距离间隔开。第二沟道组和第三沟道组在第二方向上彼此邻近并且以小于第一距离的第二距离间隔开。

相关申请的交叉引用

本申请要求于2017年6月27日提交的韩国专利申请No.

10-2017-0080913的优先权，该申请的公开以引用方式全文并入本文中。

技术领域

本公开涉及三维半导体存储器装置，并且更具体地说，涉及集成度提高的三维半导体存储器装置。

背景技术

正在努力增加半导体装置的集成度。由于半导体装置的集成度是确定产品价格的一个重要因素，因此特别且越来越需要高集成度。二维或平面半导体装置的集成度主要基于其单位存储器单元占用的面积，因此精细图案的大小是一个因素。然而，需要非常昂贵的加工设备来生产精细图案，这对增加二维或平面半导体装置的集成度造成了实际限制。因此，已经提出了具有三维排列的存储器单元的三维半导体存储器装置。

发明内容

本发明构思的一些示例实施例提供了具有提高的集成度的三维半导体存储器装置。

本发明构思的特征和/或效果不限于上述这些，本领域技术人员将从下面的描述中清楚地理解上面未提及的其它特征和/或效果。

根据本发明构思的一些示例实施例，一种三维半导体存储器装置可包括衬底以及各自在衬底上在第一方向上排列的第一沟道组、第二沟道组和第三沟道组。第一沟道组至第三沟道组可沿着第二方向在衬底上彼此间隔开。第二方向可与第一方向交叉。第一沟道组、第二沟道组和第三沟道组中的每一个可包括在垂直于衬底的顶表面的第三方向上延伸的多个竖直沟道。第一沟道组和第二沟道组可在第二方向上彼此邻近，并且可在第二方向上以第一距离间隔开。第二沟道组和第三沟道组可在第二方向上彼此邻近，并且可以以小于第一距离的第二距离间隔开。

根据本发明构思的一些示例实施例，一种三维半导体存储器装置可包括衬底、衬底上的下电极结构、穿过下电极结构的多个下竖直沟道、下电极结构上的上电极结构以及穿过上电极结构并且连接至所述多个下竖直沟道的多个上竖直沟道。下电极结构可包括竖直地堆叠在衬底上的多个下电极。上电极结构可包括竖直地堆叠在下电极结构上的多个上电极。彼此邻近的所述多个下竖直沟道的上部之间的第一距离可与彼此邻近的所述多个上竖直沟道的上部之间的第二距离不同。

根据本发明构思的一些示例实施例，一种三维半导体存储器装置可包括衬底、衬底上的第一下沟道组和第二下沟道组以及衬底上的第一上沟道组和第二上沟道组，第一上沟道组和第二上沟道组的高度高于第一下沟道组的高度和第二下沟道组的高度。第一下沟道组和第二下沟道组各自可包括衬底上的多个下竖直沟道。第一下沟道组和第二下沟道组可以以第一距离间隔开。第一上沟道组和第二上沟道组可以以小于第一距离的第二距离间隔开。

附图说明

图1是示出根据本发明构思的一些示例实施例的三维半导体存储器装置的简化构造的示意图。

图2是示出根据本发明构思的一些示例实施例的三维半导体存储器装置的单元阵列的简化示意图。

图3A和图4A是示出根据本发明构思的一些示例实施例的三维半导体存储器装置的一部分的简化平面图。

图3B和图4B是示出根据本发明构思的一些示例实施例的三维半导体存储器装置的一部分的简化剖视图。

图5和图6是示出根据本发明构思的一些示例实施例的三维半导体存储器装置的第一边缘区的简化平面图。