[发明专利]同步多线程处理器

说明书

一种同步多线程处理器，包括：索引RAM、存储缓存器、数据高速缓存器以及至少两条流水线，其中：所述至少两条流水线，分别与所述索引RAM、所述存储缓存器以及所述数据高速缓存器均连接，适于访问所述数据高速缓存器；每一条流水线对应一个独立的线程，且至少一条流水线为可中断流水线，至少一条流水线为非可中断流水线，其中：所述可中断流水线适于在接收到数据存储指令时停止当前所执行的非数据存储指令，并执行所述数据存储指令。上述方案能够实现实时地进行数据存储操作。

技术领域

本发明涉及处理器领域，尤其涉及一种同步多线程处理器。

背景技术

高速缓存器是内存子系统中的一个组成部分。高速缓存器可以临时存储内存数据，从而为处理器提供快速访问。高速缓存器的缓存结构可以是多层的，例如一级高速缓存和二级高速缓存。在现有技术中，高速缓存器根据存储的数据不同，又可以分为数据高速缓存器和指令高速缓存器。

同步多线程(Simultaneous Multi-Threading，SMT)是一种优化片上资源利用效率的技术。在SMT处理器中，存储资源可以被不同的硬件线程复用，例如浮点单元、算术逻辑单元和高速缓存等的计算资源被多个线程共享。

在现有技术中，处理器在进行流水线操作时，若此时并发有数据存储操作，则通常需要在流水线上的操作指令完成之后再进行数据存储操作，无法在流水线繁忙时实现实时的数据存储。

发明内容

本发明实施例解决的是如何实现实时地进行数据存储操作。

为解决上述技术问题，本发明实施例提供一种同步多线程处理器，包括：索引RAM、存储缓存器、数据高速缓存器以及至少两条流水线，其中：所述至少两条流水线，分别与所述索引RAM、所述存储缓存器以及所述数据高速缓存器均连接，适于访问所述数据高速缓存器；每一条流水线对应一个独立的线程，且至少一条流水线为可中断流水线，至少一条流水线为非可中断流水线，其中：所述可中断流水线适于在接收到数据存储指令时停止当前所执行的非数据存储指令，并执行所述数据存储指令。

可选的，所述同步多线程处理器还包括：与每一条流水线一一对应设置的分级缓存器组，其中：第i条流水线对应的分级缓存器组中的每一个分级缓存器，适于缓存所述第i条流水线执行相应指令时所对应的中间数据，1＜i≤N，N为流水线总数。

可选的，所述可中断流水线对应的分级缓存器组，还适于存储所述非可中断流水线执行相应指令时所对应的中间数据。

可选的，所述非可中断流水线在执行相应指令时对应的输出结果为：所述非可中断流水线在执行相应指令时对应的中间数据，与所述可中断流水线所存储的所述非可中断流水线执行相应指令时所对应的中间数据的合并结果。

可选的，所述可中断流水线对应的分级缓存器组包括：定时清除单元，适于在定时时长达到预设时长时，清除所述可中断流水线上的非加载指令。

可选的，所述可中断流水线，还适于在未执行操作指令且不存在缓存冲突时，监听外部请求。

可选的，所述同步多线程处理器还包括：仲裁单元，与所有流水线均耦接，适于当检测到任意两条流水线上的访问指令冲突时，对发生冲突的流水线上的访问指令进行排序，以使得所述发生冲突的流水线上的访问指令按顺序访问。

可选的，所述索引RAM与每一条流水线一一对应。

可选的，所述存储缓存器与每一条流水线一一对应。

可选的，所有流水线均为支持同步多线程的流水线。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：