[发明专利]包含应力消除层的半导体产品衬底

说明书

公开了一种衬底，其具有应力消除层。应力消除层可以施加到衬底的电介质芯，在其中形成电迹线和接触垫的导电层下方。包含应力消除层的衬底可以整合到半导体产品中，半导体产品可以例如使用衬底的表面上的焊料球安装在主机印刷电路板上。应力消除层帮助耗散衬底内的应力并改善板级可靠性。

技术领域

本发明总体上涉及半导体装置，更具体地，涉及包含应力消除层的半导体产品衬底。

背景技术

对于便携式消费电子装置的需求的强劲增长正驱动对于大容量储存装置的需求。非易失性半导体存储器装置变得广泛应用，以满足对数字信息储存和交换的日益增长的需求。它们的便携性、多功能以及坚固设计连同它们的高可靠性和大容量，已经使得这样的存储器装置对于在多样的电子产品中使用是理想的，电子装置包含例如数码相机、数字音乐播放器、视频游戏控制台、计算机SSD、PDA以及蜂窝电话。

虽然已知许多不同封装配置，闪速存储器半导体装置可以总体上制造为系统级封装体(SIP)或多芯片模块(MCM)，其中多个半导体裸芯安装并互连到小足印衬底的上表面。衬底可以总体上包含刚性的、电介质的基部，基部具有在一侧或两侧上蚀刻的导电层。焊料球通常安装在形成在衬底的下表面上的接触垫上，以允许衬底被焊接到诸如印刷电路板的主机装置。一经安装，信号可以在半导体裸芯与主机装置之间经由衬底传输。

在常规板级半导体产品中，常常在衬底垫与PCB(印刷电路板)垫之间的焊料球结合点处产生机械应力。例如，这些应力可能由于例如在板级半导体产品的热循环测试期间的半导体封装体和PCB的不同热膨胀系数产生。这些应力还可能由于例如在半导体产品的掉落测试期间的对焊料球冲击振动而产生。这些应力可能导致焊料球裂开、焊料球从接触垫分离和/或迹线在与接触垫的连接点处的破裂，其全部都可能导致板级可靠性(BLR)失效。

发明内容

概括起来，在一个示例中，本技术涉及一种在半导体产品中使用的衬底，包括：具有第一主平坦表面和第二主平坦表面的电介质芯；施加到电介质芯的第一主平坦表面上的应力消除层，应力消除层的模量小于电介质芯的模量；施加到电介质芯的第二主平坦表面上的第一导电层，第一导电层形成为第一导电图案；以及施加到应力消除层上的第二导电层，第二导电层形成为第二导电图案。

在另一示例中，本技术涉及一种半导体产品，包括：衬底，包括：具有第一主平坦表面的电介质芯，施加到电介质芯的第一主平坦表面上的应力消除层，应力消除层的模量小于电介质芯的模量，以及施加到应力消除层上的第一导电层，第一导电层形成为第一导电图案；以及安装在衬底上并电互连到衬底的一个或多个半导体裸芯。

在其他示例中，本技术涉及一种制造半导体产品的衬底的方法，包括：(a)将电介质膜施加到电介质芯上，电介质膜具有比电介质芯更低的模量；(b)将第一导电层施加到电介质芯上；(c)将第一导电层形成为第一导电图案；(d)将第二导电层施加到应力消除层上；(e)将第二导电层形成为第二导电图案；以及(f)将焊料球固定到衬底，电介质膜耗散焊料球与衬底之间的应力。

在另一示例中，本技术涉及一种在半导体产品中使用的衬底，包括：具有第一平坦主表面和第二主平坦表面的电介质芯；应力消除构件，施加到电介质芯的第一主平坦表面上，用于降低衬底内的机械应力；施加到电介质芯的第二主平坦表面上的第一导电层，第一导电层形成为第一导电图案；以及施加到应力消除构件上的第二导电层，第二导电层形成为第二导电图案。

附图说明

图1是根据本技术的实施例的衬底和使用该衬底的半导体产品的总体制造工艺的流程图。

图2是根据本技术的实施例的在制造工艺中的第一步骤的半导体产品的衬底的侧视图。

图3是图2的衬底的仰视图。

图4是根据本技术的实施例的在制造工艺中的第二步骤的半导体产品的衬底的侧视图。

图5是图4的衬底的俯视图。