[发明专利]移位寄存器及栅极驱动电路

权利要求书

1.一种移位寄存器，包括：输入电路、控制电路、中间电路和输出电路，其中，

所述输入电路，分别与输入电压端和第一时钟信号端电连接，被配置为在所述第一时钟信号端提供的第一时钟信号的控制下，将所述输入电压端提供的输入电压输入到所述中间电路；

所述中间电路，分别与中间输出端、第一电源端、第二电源端、所述第一时钟信号端和第二时钟信号端电连接，且被配置为在所述输入电压和所述控制电路的控制下，将所述第二时钟信号端输出的第二时钟信号在输入阶段、输出阶段和缓冲阶段写入所述中间输出端作为中间输出信号，以及将所述第一电源端输出的第一电源信号在稳定阶段写入所述中间输出端作为所述中间输出信号；

所述输出电路，分别与所述第一电源端、所述第二电源端、第三电源端、第三时钟信号端、所述中间输出端和输出端电连接，且被配置为输出与所述中间输出信号反相的输出信号；

所述输出电路包括第一输出子电路和第二输出子电路，

所述第一输出子电路分别与所述第一电源端、所述中间输出端、所述输出端和第一节点电连接，且被配置为：

在所述输出阶段，在所述中间输出信号的控制下，将所述第一电源信号写入所述输出端以作为与所述中间输出信号反相的所述输出信号；

所述第二输出子电路分别与所述第二电源端、所述第三电源端、所述第三时钟信号端、所述第一节点和所述输出端电连接，且被配置为：

在所述输入阶段、所述缓冲阶段和所述稳定阶段，在所述第三时钟信号端输出的第三时钟信号的控制下将所述第二电源端提供的第二电源信号写入所述输出端以作为与所述中间输出信号反相的所述输出信号；

所述第二输出子电路包括第三输出晶体管和第四输出晶体管，所述第三输出晶体管的第一极与所述第一节点电连接，所述第三输出晶体管的第二极与所述第三电源端电连接，所述第三输出晶体管的栅极与所述第三时钟信号端电连接，所述第四输出晶体管的第一极与所述输出端电连接，所述第四输出晶体管的第二极与所述第二电源端电连接，所述第四输出晶体管的栅极与所述第一节点电连接；

所述第三电源端被配置为提供第三电源信号，所述第二电源信号大于所述第三电源信号。

2.根据权利要求1所述的移位寄存器，其中，所述输出电路还包括第一存储电路，

所述第一存储电路分别与所述第一节点和所述输出端电连接。

3.根据权利要求2所述的移位寄存器，其中，

所述第一输出子电路包括第一输出晶体管和第二输出晶体管，所述第一输出晶体管的第一极与所述第一电源端电连接，所述第一输出晶体管的第二极与所述第一节点电连接，所述第一输出晶体管的栅极与所述中间输出端电连接，所述第二输出晶体管的第一极与所述第一电源端电连接，所述第二输出晶体管的第二极与所述输出端电连接，所述第二输出晶体管的栅极与所述中间输出端电连接；

所述第一存储电路包括第一电容，所述第一电容的第一端与所述第一节点电连接，所述第一电容的第二端与所述输出端电连接。

4.根据权利要求1所述的移位寄存器，其中，所述第二电源信号和所述第三电源信号之间的关系表示为：

VL-VL1|Vth10+Vth12|

其中，VL表示所述第二电源信号，VL1表示所述第三电源信号，Vth10表示所述第三输出晶体管的阈值电压，Vth12表示所述第四输出晶体管的阈值电压。

5.根据权利要求1所述的移位寄存器，其中，所述中间电路被配置为：

在所述输入阶段，在所述输入电压控制下，将所述第二时钟信号写入所述中间输出端作为所述中间输出信号；

在所述输出阶段和所述缓冲阶段，将所述第二时钟信号写入所述中间输出端作为所述中间输出信号；以及

在所述稳定阶段，在所述控制电路的控制下，将所述第一电源信号写入所述中间输出端作为所述中间输出信号。