[发明专利]超结结构及其制造方法

说明书

本发明公开了一种超结结构，超结结构由多个交替排列的N型柱和P型柱组成，P型柱由填充于超结沟槽中的P型材料组成，超结沟槽形成于N型外延层中。超结沟槽由底部沟槽和顶部沟槽叠加而成。底部沟槽的侧面倾角大于90度，底部沟槽的底部表面的宽度大于顶部表面的宽度。顶部沟槽的侧面倾角小于90度，顶部沟槽的底部表面的宽度小于顶部表面的宽度。整个超结沟槽呈中间窄的收腰型结构，底部沟槽使超结沟槽的底部宽度增加，增加对N型柱底部的耗尽，提高超结结构的击穿电压范围。本发明还公开了一种超结结构的制造方法。本发明能提高超结结构的击穿电压范围，且工艺简单，工艺成本低。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种超结结构；本发明还涉及一种超结结构的制造方法。

背景技术

如图1所示，是现有超结器件的示意图；超结器件中包括由交替排列的N型柱即N型薄层102和P型柱即P型薄层103组成的超结结构，超结结构通常作为超结器件的漂移区，超结器件包括多个器件单元结构，各器件单元结构通常形成于超结结构的表面。

图1中显示超结器件为超结MOSFET，超结器件的器件单元结构包括：在超结结构的表面形成有P阱104，在N型柱102的顶部形成有栅极结构，图1中显示的栅极结构为沟槽栅结构，栅极结构包括栅极沟槽以及形成于栅极沟槽内侧表面的栅介质层如栅氧化层以及填充于栅极沟槽中的多晶硅栅105。在P阱104的表面形成由源区106，源区106为N+掺杂。被多晶硅栅105侧面覆盖的所述P阱104的表面用于形成沟道。

现有技术中，P型柱103通常采用沟槽填充工艺形成，P型柱103对应的沟槽为超结沟槽，超结沟槽形成于N型外延层如N型硅外延层102中，通常超结沟槽采用一次性刻蚀形成，为了方便刻蚀和填充，超结沟槽的侧面为倾斜结构。在超结沟槽中填充P型材料如P型硅外延层形成P型柱103，由P型柱103之间的N型外延层102组成N型柱102。N型外延层102形成于半导体衬底如硅衬底101的表面。通常，漏区由对硅衬底101进行背面减薄后形成的背面N+掺杂区组成。

图1所示的现有超结器件的超结结构中，由于超结沟槽为一次刻蚀形成且侧面倾斜，这样，势必使超结沟槽的宽度从顶部到底部逐渐缩小，最后会使得超结沟槽底部的宽度变得最小。而超结结构通常位于漂移区中且是用于在反偏中实现P型柱和N型柱互相横向耗尽从而实现超结结构的高耐压，也即击穿电压(BV)较大。为了实现P型柱和N型柱之间的良好的互相横向耗尽，需要使超结沟槽的各位置处的P型柱和N型柱之间的电荷匹配良好，而超结沟槽的底部尺寸的缩小，显然会使P型柱的底部P型杂质总量减小同时使N型柱底部的N型杂质总量增加即P型柱和N型柱的底部电荷不匹配，使得P型柱的底部P型杂质无法实现对N型柱底部的N型杂质实现完全耗尽，这样就会降低超结结构的BV。而现有工艺中，为了，消除超结沟槽的倾斜侧面带来的P型柱底部和N型柱底部的电荷不匹配的缺陷，往往需要对P型柱或N型柱的掺杂工艺做相应的改变，P型柱或N型柱的非均匀掺杂会带使工艺复杂度增加，工艺成本也增加。

发明内容

本发明所要解决的技术问题是提供一种超结结构，能提高超结结构的击穿电压。为此，本发明还提供一种超结结构的制造方法。

为解决上述技术问题，本发明提供的超结结构由多个交替排列的N型柱和P型柱组成，P型柱由填充于超结沟槽中的P型材料组成，超结沟槽形成于N型外延层中，N型柱由所述P型柱之间的所述N型外延层组成，所述N型外延层形成于半导体衬底表面。

所述超结沟槽由底部沟槽和顶部沟槽叠加而成。

所述底部沟槽和所述顶部沟槽的剖面都呈梯形，所述底部沟槽的侧面倾角为所述底部沟槽的剖面梯形的顶角，所述顶部沟槽的侧面倾角为所述顶部沟槽的剖面梯形的顶角。

所述底部沟槽的侧面倾角大于90度，所述底部沟槽的底部表面的宽度大于顶部表面的宽度。

所述顶部沟槽的侧面倾角小于90度，所述顶部沟槽的底部表面的宽度小于顶部表面的宽度。