[发明专利]多核心同步处理装置及其同步控制方法

权利要求书

1.一种多核心同步处理装置，其特征在于，包括：

一传输模块；以及

一现场可编程门阵列FPGA电路，电性连接该传输模块，且用以电性连接一显示装置，该FPGA电路包括两个处理子电路，该些处理子电路中定义有一主控制器与一从控制器，该主控制器与该从控制器分别电性连接该传输模块，该主控制器用以对多个控制信号进行编码以形成一编码控制信号，且该主控制器用以对多个同步信号进行编码以形成一编码同步信号，该主控制器用以通过该传输模块提供该编码控制信号与该编码同步信号给该从控制器，该主控制器与该从控制器用以依据该编码控制信号与该编码同步信号分别且同步地驱动该显示装置的不同显示区域提供一影像的不同部分；

其中，该些控制信号分别以多个第一位数表示，该编码控制信号以一第二位数表示，该第二位数小于该些第一位数的和，该些同步信号分别以多个第三位数表示，该编码同步信号以一第四位数表示，该第四位数小于该些第三位数的和。

2.根据权利要求1所述的多核心同步处理装置，其特征在于，该些处理子电路中的一第一处理子电路包括：

一处理器，用以依据一第一驱动信号产生该些控制信号；

一同步信号产生器，电性连接该处理器，用以依据该第一驱动信号产生该些同步信号；以及

一编码器，电性连接该处理器与该同步信号产生器，该编码器用以对该些控制信号编码以产生该编码控制信号，且该编码器用以对该些同步信号编码以产生该编码同步信号。

3.根据权利要求2所述的多核心同步处理装置，其特征在于，该编码器包括：

一映射电路，电性连接该处理器与该同步信号产生器，该映射电路用依据该些控制信号与一第一对照表产生一第一映射信号，且该映射电路用以依据该些同步信号与一第二对照表产生一第二映射信号；以及

一低电压差分信号LVDS转换电路，电性连接该映射电路，该LVDS转换电路用以对该第一映射信号进行LVDS编码以产生该编码控制信号，且该LVDS转换电路用以对该第二映射信号进行LVDS编码以产生该编码同步信号；

其中，该编码控制信号包括一组差动信号，该编码同步信号包括另一组差动信号。

4.根据权利要求3所述的多核心同步处理装置，其特征在于，该编码控制信号的其中一个差动信号以该第二位数表示，该编码同步信号的其中一个差动信号以该第四位数表示。

5.根据权利要求2所述的多核心同步处理装置，其特征在于，该些处理子电路中的该第一处理子电路还包括：

一解码器，电性连接该传输模块，用以对该传输模块提供的该编码控制信号进行解码以取得多个解码控制信号，且用以对该传输模块提供的该编码同步信号进行解码以取得多个解码同步信号；以及

一驱动信号产生器，电性连接该解码器，用以依据该解码器取得的该些解码控制信号与该些解码同步信号产生一第二驱动信号，该第二驱动信号用以对应驱动该显示装置的显示区域其中之一提供影像。

6.根据权利要求2所述的多核心同步处理装置，其特征在于，该些处理子电路中的第二处理子电路包括：

一解码器，电性连接该传输模块，用以对该传输模块提供的该编码控制信号进行解码以取得多个解码控制信号，且用以对该传输模块提供的该编码同步信号进行解码以取得多个解码同步信号；以及

一驱动信号产生器，电性连接该解码器，用以依据该解码器取得的该些解码控制信号与该些解码同步信号产生一第二驱动信号，该第二驱动信号用以对应驱动该显示装置的显示区域其中之一提供影像；

其中，该第二处理子电路被定义为该从控制器。