[发明专利]算法调度方法及系统

说明书

本发明涉及多处理器技术领域，公开了一种算法调度方法及系统，以合理对多处理器的计算资源进行高效、有序地整合。本发明方法包括：将应用对象算法拆分成至少两个关联的子算法；统计各子算法在主处理器中处理所需的资源消耗和响应速度；根据资源消耗和响应速度确定与所述主处理器实时负荷相关的调度准则；根据所述调度准则将相关的子算法分配至所述主处理器或从处理器进行计算处理。

技术领域

本发明涉及多处理器技术领域，尤其涉及一种算法调度方法及系统。

背景技术

FPGA(Field－Programmable Gate Array)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

FPGA采用了逻辑单元阵列LCA(Logic Cell Array)这样一个概念，内部包括可配置逻辑模块CLB(Configurable Logic Block)、输入输出模块IOB(Input Output Block)和内部连线(Interconnect)三个部分。FPGA是可编程器件，与传统逻辑电路和门阵列(如PAL，GAL及CPLD器件)相比，FPGA具有不同的结构。FPGA利用小型查找表(16×1RAM)来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。

FPGA通常可应用于算法的硬件加速，然而在多处理器系统中，对同一应用对象如何利用多处理器的资源进行协同处理一直是本领域技术人员所共同面对的难题。

发明内容

本发明目的在于公开一种算法调度方法及系统，以合理对多处理器的计算资源进行高效、有序地整合。

为实现上述目的，本发明公开了一种算法调度方法，包括：

将应用对象算法拆分成至少两个关联的子算法；

统计各子算法在主处理器中处理所需的资源消耗和响应速度；

根据资源消耗和响应速度确定与所述主处理器实时负荷相关的调度准则；

根据所述调度准则将相关的子算法分配至所述主处理器或从处理器进行计算处理。

优选地，本发明应用对象包括整流控制对象和逆变控制对象，且各应用对象采用相同的调度准则；所拆分的子算法为对资源消耗和响应速度有严格要求的子算法。

优选地，所述从处理器采用FPGA芯片，所述主处理器采用CPU，所述调度准则包括：

建立坐标系，所述坐标系以响应速度为横坐标、并以资源消耗为纵坐标；

对同一应用对象的各子算法所统计的资源消耗和响应速度进行归一化处理；

以各应用对象统一的分类阈值为半径画圆，圆内的子算法默认为动态调度算法，圆外贴近横坐标的算法默认分配给所述FPGA执行，圆外贴近纵坐标的算法默认分配给所述CPU执行；

其中，当所述CPU实时的负荷小于第一负荷阈值时，将圆内的所有动态调度算法分配给所述CPU执行；

当所述CPU实时的负荷大于或等于第一负荷阈值并小于第二负荷阈值时，对圆内动态调度算法的响应速度进行排序，并将响应速度要求高的部分子算法分配给所述FPGA执行；