[发明专利]半导体元件及其制作方法

说明书

本发明公开一种制作半导体元件的方法，其主要先提供一基底，该基底上具有一存储器区以及一周边区，然后形成一第一凹槽以及一第二凹槽于存储器区的基底内，其中第二凹槽宽度大于第一凹槽宽度，接着形成一第一衬垫层、一第二衬垫层以及一第三衬垫层于第一凹槽以及第二凹槽内，进行一表面处理制作工艺以降低第三衬垫层的应力，之后再平坦化第三衬垫层、第二衬垫层以及第一衬垫层以形成一第一隔离结构以及一第二隔离结构。

技术领域

本发明涉及一种制作半导体元件的方法，尤指一种制作动态随机存取存储器(Dynamic Random Access Memory,DRAM)元件的方法。

背景技术

随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的DRAM单元。

一般来说，具备凹入式栅极结构的DRAM单元会包含一晶体管元件与一电荷贮存装置，以接收来自于位线及字线的电压信号。然而，受限于制作工艺技术的原因，现有具备凹入式栅极结构的DRAM单元仍存在有许多缺陷，还待进一步改良并有效提升相关存储器元件的效能及可靠度。

发明内容

本发明一实施例公开一种制作半导体元件的方法，其主要先提供一基底，该基底上具有一存储器区以及一周边区，然后形成一第一凹槽以及一第二凹槽于存储器区的基底内，其中第二凹槽宽度大于第一凹槽宽度，接着形成一第一衬垫层、一第二衬垫层以及一第三衬垫层于第一凹槽以及第二凹槽内，进行一表面处理制作工艺以降低第三衬垫层的应力，之后再平坦化第三衬垫层、第二衬垫层以及第一衬垫层以形成一第一隔离结构以及一第二隔离结构。

本发明另一实施例公开一种半导体元件，其主要包含一基底包含一存储器区以及一周边区、第一隔离结构设于存储器区的该基底内以及第二隔离结构设于第一隔离结构旁，其中第二隔离结构宽度大于第一隔离结构宽度。在本实施例中，第一隔离结构又包含第一衬垫层设于基底内、第二衬垫层设于第一衬垫层上以及第三衬垫层设于第二衬垫层上，其中第三衬垫层上表面包含一平坦表面。另外第二隔离结构则包含该第一衬垫层设于基底内、该第二衬垫层设于第一衬垫层上以及该第三衬垫层设于第二衬垫层上，其中第三衬垫层上表面包含V形。

附图说明

图1为本发明一实施例的动态随机存取存储器元件的俯视图。

图2至图4为图1中沿着切线AA’、切线BB’、切线CC’以及切线DD’方向制作动态随机存取存储器元件的隔离结构的方法示意图。

附图标号说明

10 动态随机存取存储器元件 12 位线

14 字线 16 基底

18 有源区 20 存储器区

22 栅极 24 浅沟隔离

26 第一凹槽 28 第二凹槽

30 周边区 32 第三凹槽

34 第四凹槽 36 第一衬垫层

38 第二衬垫层 40 第三衬垫层

42 第四衬垫层 44 第一隔离结构