[发明专利]一种系统寄存器访问指令的执行方法

说明书

本发明公开了一种系统寄存器访问指令的执行方法，步骤包括取出系统寄存器访问指令并拆分成两个微操作，使得访问系统寄存器的微操作只会访问一个临时的通用寄存器TempGR，由其他某个访问通用寄存器堆的FU0完成TempGR和真正要访问的通用寄存器之间的传输，将TempGR和体系结构定义的通用寄存器统一编址，发射系统寄存器访问指令拆分出的访问系统寄存器的微操作到系统寄存器访问单元SPU，另一个微操作发射到FU0，微操作执行完毕后将SPU的结果旁路到FU0的一条输入数据总线，SPU的输入数据总线只旁路FU0的结果。本发明具有减少执行单元的输入数据总线的数据来源、降低数据旁路网络复杂度的优点。

技术领域

本发明涉及微处理器设计领域，具体涉及一种系统寄存器访问指令的执行方法。

背景技术

为了提高性能，目前的主流微处理器（CPU）几乎都会实现数据旁路，即一个执行单元的执行结果直接送到本单元或其他单元的输入数据总线，而不用等到结果写回到寄存器堆后再从寄存器堆读取数据送到执行单元的输入数据总线。

假设一个微处理器有n个执行单元访问同一个寄存器堆，每个执行单元拥有两条输入数据总线和一条结果总线，即该单元执行的指令的源寄存器不超过2个，目的寄存器不超过1个。如果这n个执行单元之间实现完全的数据旁路，那么数据旁路网络如图1所示，其中FU₀表示第1个执行单元，R₀₀表示第1个执行单元的第1个读寄存器端口，R₀₁表示第1个执行单元的第2个读寄存器端口，W₀表示第1个执行单元的写寄存器端口，FU₁表示第2个执行单元，R₁₀表示第2个执行单元的第1个读寄存器端口，R₁₁表示第2个执行单元的第2个读寄存器端口，W₁表示第2个执行单元的写寄存器端口，依此类推，FU_(n-1)表示第n个执行单元，R_(n-1)0表示第n个执行单元的第1个读寄存器端口，R_(n-1)1表示第n个执行单元的第2个读寄存器端口，W_(n-1)表示第n个执行单元的写寄存器端口。对于每个执行单元的执行结果，在被写回寄存器堆的同时，也会被送到同一个数据旁路网络中所有执行单元的每条输入数据总线，所以每条输入数据总线的数据来源有（n+1）个，分别是寄存器堆的读出数据和n个执行单元的结果。

系统寄存器通常保存的是微处理器的有关配置和状态信息。系统寄存器访问指令包括读系统寄存器指令和写系统寄存器指令两类，读系统寄存器指令把某个系统寄存器的值读出来后存入通用寄存器，我们用助记符movGRn, SPR表示，其中GRn是通用寄存器，也是这条指令的目的寄存器，SPR表示系统寄存器，写系统寄存器指令把来自某个通用寄存器的值写入系统寄存器，我们用助记符mov SPR, GRn表示，其中GRn是这条指令的源寄存器。

一种体系结构中定义的系统寄存器动辄几十个，甚至几百个，主流微处理器设计时对系统寄存器并不进行重命名，因此系统寄存器的访问指令需要顺序执行。为了不增加其他指令乱序执行的控制复杂度，系统寄存器访问指令由一个单独的执行单元执行，我们这个系统寄存器访问单元命名为SPU。由于系统寄存器访问指令需要读写通用寄存器，因此在设计数据旁路时，SPU也将属于通用寄存器堆的数据旁路网络中的一个执行单元。假设原本访问通用寄存器堆的执行单元有n个，SPU加入后，通用寄存器堆的完全旁路网络将如图2所示，其中R_spu表示SPU执行单元的读寄存器堆端口，W_spu表示SPU执行单元写寄存器堆端口。因为SPU的加入，n个执行单元的每条输入数据总线的数据来源都增加了一个，与数据旁路有关的逻辑，包括用于唤醒指令的寄存器比较逻辑和用于从多个数据源中选择所需数据的数据选择逻辑都要相应增加；SPU的输入数据总线的来源除了通用寄存器堆和自身的结果总线，还包括其他写通用寄存器堆的n个执行单元的结果总线。