[发明专利]具有快捷起始指令的流式传输引擎

权利要求书

1.一种数字数据处理器，其包括：

指令存储器，其存储各自规定数据处理操作及至少一个数据操作数字段的指令；

指令解码器，其连接到所述指令存储器以用于从所述指令存储器顺序地再调用指令且确定所述规定数据处理操作及所述规定的至少一个操作数；

至少一个功能单元，其连接到所述数据寄存器堆及所述指令解码器以用于对与由所述指令解码器解码的指令对应的至少一个操作数执行数据处理操作且存储结果；

流式传输引擎，其连接到所述指令解码器，可响应于流起始指令而操作以从存储器再调用多个数据元素的指令规定序列的流，所述流式传输引擎包含

地址产生器，其用于产生与多个数据元素的指令规定序列的所述流对应的流存储器地址，

流标头寄存器，其存储接下来将由所述至少一个功能单元使用的所述流的数据元素；

其中所述流起始指令包含

至少一个流起始普通指令，其规定存储流起始地址的所述数据寄存器堆的第一寄存器及存储包含流参数的流定义模板的所述数据寄存器堆的第二寄存器，及

至少一个流起始快捷指令，其规定存储流起始地址及隐式流定义模板的所述数据寄存器堆的第三寄存器；且

其中所述至少一个功能单元响应于流操作数指令而从所述流标头寄存器接收至少一个操作数。

2.根据权利要求1所述的数字数据处理器，其中：

所述至少一个流操作数指令包含流操作数只读指令及流操作数读取与递增指令；

所述指令解码器响应于流操作数只读指令及流操作数读取与递增指令而将数据作为操作数从所述流标头寄存器供应到所述至少一个功能单元；且

所述指令解码器响应于流操作数读取与递增指令而控制所述流引擎将下一所提取数据元素存储于所述流标头寄存器中。

3.根据权利要求2所述的数字数据处理器，其中：

所述指令解码器可操作以

对具有具第一位译码子集的数据操作数字段的指令进行解码以将存储于对应数据寄存器中的数据供应到对应功能单元，

对具有具预定读取位译码的数据操作数字段的指令进行解码以将存储于所述流标头寄存器中的所述数据供应到所述对应功能单元，及

对具有具预定读取/推进位译码的数据操作数字段的指令进行解码以将存储于所述流标头寄存器中的所述数据供应到所述对应功能单元且通过将所述流的下一顺序数据元素存储于所述流标头寄存器中而推进所述流式传输引擎。

4.根据权利要求1所述的数字数据处理器，其中：

所述流定义模板具有规定对应嵌套回圈的若干个迭代的多个回圈计数数据字段；

所述隐式流模板规定内回圈的预定数目个迭代及每一输出回圈的一个迭代。

5.根据权利要求4所述的数字数据处理器，其中：

由所述隐式流模板规定的内回圈的所述预定数目个迭代由可由专用于规定所述内回圈的若干个迭代的字段大小表达的最大数目个迭代组成。

6.根据权利要求4所述的数字数据处理器，其中：

所述流定义模板寄存器具有规定除所述内回圈以外的每一回圈的回圈维度的多个回圈维度数据字段。

7.根据权利要求6所述的数字数据处理器，其中：

所述地址产生器将每一回圈维度数据字段视为带正负号整数。

8.根据权利要求1所述的数字数据处理器，其中：

所述流定义模板具有规定所述数据元素的数据大小的数据大小字段；

所述隐式流模板规定预定数据大小。

9.根据权利要求8所述的数字数据处理器，其中：

由所述隐式流模板规定的所述预定数据大小由1个字节组成。

10.根据权利要求8所述的数字数据处理器，其中：

由所述隐式流模板规定的所述预定数据大小由2个字节组成。