[发明专利]一种像素驱动电路及显示面板

权利要求书

1.一种像素驱动电路，其特征在于，包括：第一输入模块、第二输入模块、驱动模块、发光二极管、第一电容以及第二电容；

所述第一输入模块连接第一扫描信号输入端、数据信号输入端、第二电压输入端端、第一节点和第二节点，用于在所述第一扫描信号输入端的第一扫描信号的控制下，将所述第一节点的电压与所述数据信号输入端的电压拉齐，以及将所述第二节点的电压与所述第二电压输入端的电压拉齐；

所述第二输入模块连接第二扫描信号输入端、第三电压输入端以及所述第二节点，用于在所述第二扫描信号输入端的第二扫描信号的控制下，将所述第二节点的电压与所述第三电压输入端的电压拉齐；

所述驱动模块连接所述第一节点、第一电压输入端和所述发光二极管的阳极，所述发光二极管的阴极连接所述第二电压输入端，所述驱动模块用于在所述第一节点的电压的控制下，驱动所述发光二极管发光；

所述第一电容的第一极连接所述第一节点，所述第一电容的第二级连接所述第二节点；所述第二电容的第一极连接所述第一电压输入端，所述第二电容的第二极连接所述第一节点；

所述第一输入模块包括第一晶体管和第三晶体管；

所述第一晶体管的第一端连接所述数据信号输入端，所述第一晶体管的第二端连接所述第一节点，所述第一晶体管的栅极连接所述第一扫描信号输入端；

所述第三晶体管的第一端连接所述第二电压输入端，所述第三晶体管的第二端连接所述第二节点，所述第三晶体管的栅极连接所述第一扫描信号输入端；

所述第二输入模块包括：第四晶体管；

所述第四晶体管的第一端连接所述第三电压输入端，所述第四晶体管的第二端连接所述第二节点，所述第四晶体管的栅极连接所述第二扫描信号输入端；

所述驱动模块包括：第二晶体管；

所述第二晶体管的第一端连接所述第一电压输入端，所述第二晶体管的第二端连接所述发光二极管的阳极，所述第二晶体管的栅极连接所述第一节点。

2.根据权利要求1所述的像素驱动电路，其特征在于，各个晶体管均为为NMOS管。

3.根据权利要求1所述的像素驱动电路，其特征在于，所述第一电压输入端和所述第二电压输入端用于提供所述发光二极管的驱动电压，所述第三电压输入端用于提供参考电压。

4.根据权利要求3所述的像素驱动电路，其特征在于，所述第三电压输入端的电压值大于所述第二电压输入端的电压值。

5.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路的驱动时序包括：第一时间段和第二时间段；

在所述第一时间段，所述第一扫描信号输入端的第一扫描信号为高电平，所述第二扫描信号输入端的第二扫描信号为低电平，所述第一晶体管和所述第三晶体管导通，所述第四晶体管关闭，所述第一节点的电压与所述数据信号输入端的电压拉齐，所述第二节点的电压与所述第二电压输入端的电压拉齐；

在所述第二时间段，所述第一扫描信号输入端的第一扫描信号为低电平，所述第二扫描信号输入端的第二扫描信号高电平，所述第一晶体管和所述第三晶体管关闭，所述第四晶体管导通，所述第二节点的电压与所述第三电压输入端的电压拉齐，同时由于电容耦合作用，所述第一节点电位会被抬升，以使得所述第二晶体管导通驱动发光二极管发光。

6.根据权利要求5所述的像素驱动电路，其特征在于，所述第一节点被抬升后的电压：其中，V_data为所述数据信号输入端的电压，V_ref为所述第三电压输入端的电压，C1为所述第一电容的电容值，Cst为所述第二电容的电容值，OCSS为所述第二电压输入端的电压。

7.一种显示面板，其特征在于，包括如权利要求1-6任一项所述的像素驱动电路。