[发明专利]用于屏蔽式电感装置的电路

说明书

一种用于屏蔽式电感装置的电路包括：变压器，在第一层内界定电感占用区；接地屏蔽物，在与所述第一层分开的第二层内由所述电感占用区定界；以及电路组件，在与所述第二层分开的第三层内由所述电感占用区定界，其中：所述电路组件通过所述第二层与所述变压器耦合，且所述第三层通过所述第二层与所述第一层分隔开。

技术领域

本发明的实施例是有关于一种用于屏蔽式电感装置的电路。

背景技术

例如智能电话、平板计算机、物联网(Internet of Things，IoT)等移动装置可包括具有各种电路组件的集成电路(integrated circuit，IC)，所述各种电路组件通过例如迹线(trace)、接垫(pad)及/或通孔(via)等多种内连线被连接。电路组件的实例可包括电感器。然而，电感器可比其他电路组件(例如分压器、缓冲器、电阻器、晶体管、电容器、或者其他有源或无源装置)占据集成电路上相对更大量的基板面(real estate)。因此，在满足移动装置的需要及/或要求的同时制作具有紧凑外形尺寸的集成电路可能在电感器被用作集成电路的一部分时更加困难。

发明内容

本发明的一实施例公开一种用于屏蔽式电感装置的电路，其特征在于，包括：变压器，在第一层内界定电感占用区；接地屏蔽物，在与所述第一层分开的第二层内由所述电感占用区定界；以及电路组件，在与所述第二层分开的第三层内由所述电感占用区定界，其中：所述电路组件通过所述第二层与所述变压器耦合，且所述第三层通过所述第二层与所述第一层分隔开。

本发明的一实施例公开一种用于屏蔽式电感装置的电路，其特征在于，包括：电感器，在第一层内界定电感占用区；接地屏蔽物，在与所述第一层分开的第二层内由所述电感占用区定界；以及电路组件，在与所述第二层分开的第三层内由所述电感占用区定界，其中：所述电路组件通过所述第二层与所述电感器耦合，且所述第三层通过所述第二层与所述第一层分隔开。

本发明的一实施例公开一种用于屏蔽式电感装置的方法，其特征在于，包括：形成第一层，所述第一层具有被定界在电感占用区内的电路组件；形成第二层，所述第二层具有由所述电感占用区定界的接地屏蔽物，所述第二层与所述第一层分开；以及形成第三层，所述第三层具有界定所述电感占用区的电感器，所述第三层通过所述第二层与所述第一层分隔开，其中所述电路组件通过所述第二层与所述电感器耦合。

附图说明

结合附图阅读以下详细说明，会最佳地理解本发明的各方面。应注意，各种特征未必是按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸及几何形状。

图1是根据一些实施例作为全数字锁相环路(all-digital phase lockloop，ADPLL)的一部分的具有屏蔽式电感装置的集成电路的各种层的图解。

图2A是根据一些实施例，相应屏蔽式电感装置中振荡器电感组件及放大器电感组件与其他非电感组件的相对关系的图解。

图2B是根据一些实施例，全数字锁相环路的相应屏蔽式电感装置中振荡器电感组件及放大器电感组件与其他非电感组件的相对关系的图解。

图3A是根据一些实施例，振荡器屏蔽式电感装置中振荡器电感组件与其他非电感组件的相对关系的图解。

图3B是根据一些实施例，放大器屏蔽式电感装置中放大器电感组件与其他非电感组件的相对关系的图解。

图4是根据一些实施例可在屏蔽式电感装置中实作的变压器的电路图。

图5A是根据一些实施例对于具有屏蔽式电感装置的振荡器的Q因数与频率的关系的曲线图。

图5B是根据一些实施例对于具有屏蔽式电感装置的放大器的Q因数与频率的关系的曲线图。

图6是根据一些实施例的屏蔽式电感装置过程的流程图。