[发明专利]薄膜晶体管阵列基板及应用其的显示面板

权利要求书

1.一种薄膜晶体管阵列基板，包括：

多对扫描线组，每一对扫描线组包括沿第一方向延伸的第一扫描线和第二扫描线；

多条数据线，沿与所述第一方向交叉的第二方向延伸，并与所述多对扫描线组交叉；

多个像素单元，每一像素单元包括分别位于同一扫描线组的相对的两侧的第一子像素和第二子像素，所述第一子像素电性连接所述第一扫描线，所述第二子像素电性连接所述第二扫描线，所述第一子像素和所述第二子像素分别位于同一数据线的相对的两侧并电性连接该数据线；以及

一源极驱动器，所述多条数据线分别与所述源极驱动器电性连接，其特征在于，所述源极驱动器通过所述多条数据线为所述第一子像素输入的数据电压大于所述源极驱动器为所述第二子像素输入的数据电压。

2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第一子像素包括一第一子像素电极以及一第一薄膜晶体管，所述第二子像素包括一第二子像素电极以及一第二薄膜晶体管，所述第一薄膜晶体管和所述第二薄膜晶体管各包括一栅极、一源极以及一漏极；

所述第一薄膜晶体管的栅极电性连接所述第一扫描线，所述第一薄膜晶体管的源极电性连接所述数据线，所述第一薄膜晶体管的漏极电性连接所述第一子像素电极；

所述第二薄膜晶体管的栅极电性连接所述第二扫描线，所述第二薄膜晶体管的源极电性连接所述数据线，所述第二薄膜晶体管的漏极电性连接所述第二子像素电极。

3.如权利要求2所述的薄膜晶体管阵列基板，其特征在于，所述第一薄膜晶体管的源极、所述第二薄膜晶体管的源极均大致呈一U形结构；

所述第一薄膜晶体管的漏极包括延伸至所述第一薄膜晶体管的源极的开口中的第一插入部和电性连接所述第一插入部与所述第一子像素电极的第一漏极连接部；

所述第二薄膜晶体管的漏极包括延伸至所述第二薄膜晶体管的源极的开口中的第二插入部和电性连接所述第二插入部与所述第二子像素电极的第二漏极连接部。

4.如权利要求3所述的薄膜晶体管阵列基板，其特征在于，所述第一薄膜晶体管的源极与所述第一插入部定义第一U形沟道；

所述第二薄膜晶体管的源极与所述第二插入部定义第二U形沟道；

定义所述第一U形沟道的沟道宽度为所述第一U形沟道的外侧壁延伸长度和所述第一U形沟道的内侧壁延伸长度之和的一半；

定义所述第二U形沟道的沟道宽度为所述第二U形沟道的外侧壁延伸长度和所述第二U形沟道的内侧壁延伸长度之和的一半；

所述第一U形沟道的沟道宽度大于所述第二U形沟道的沟道宽度。

5.如权利要求4所述的薄膜晶体管阵列基板，其特征在于，所述第一扫描线、一第二扫描线、所述第一薄膜晶体管的栅极、所述第二薄膜晶体管的栅极由第一导电层形成；

所述数据线、所述第一薄膜晶体管的源极、所述第一薄膜晶体管的漏极、所述第二薄膜晶体管的源极、所述第二薄膜晶体管的漏极由第二导电层形成。

6.如权利要求5所述的薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基板还包括补偿结构，当所述第一导电层与第二导电层存在对位偏差而导致所述第一导电层与第二导电层的重叠面积增加或减少时，所述补偿结构相应地减少或增加所述第一导电层与第二导电层的重叠面积。

7.如权利要求6所述的薄膜晶体管阵列基板，其特征在于，所述补偿结构包括第一漏极补偿结构和第二漏极补偿结构；

所述第一漏极补偿结构为由所述第一薄膜晶体管的漏极延伸而出的分支，所述第一漏极补偿结构自所述第一薄膜晶体管的漏极向远离所述第一薄膜晶体管的源极的一侧延伸至邻近的第一扫描线，并与所述第一扫描线绝缘且部分层叠设置；

所述第二漏极补偿结构为由所述第二薄膜晶体管的漏极延伸而出的分支，所述第二漏极补偿结构自所述第二薄膜晶体管的漏极向远离所述第二薄膜晶体管的源极的一侧延伸至邻近的第二扫描线，并与所述第二扫描线绝缘且部分层叠设置。