[发明专利]SOI基单片横向集成PHEMT和MOSFET的外延结构及制备方法

权利要求书

1.一种SOI基单片横向集成PHEMT和MOSFET的外延结构的制备方法，其特征在于，该外延结构由横向集成在同一SOI衬底上的多个GaAs基PHEMT和多个MOSFET构成，GaAs基PHEMT与MOSFET间隔布设；

所述PHEMT包括GaAs层，所述GaAs层生长在所述SOI衬底上，所述GaAs层上依次生长有GaAs缓冲层、AlGaAs沟道下势垒层、InGaAs沟道层、AlGaAs空间隔离层、平面Si掺杂层、AlGaAs势垒层和GaAs N型高掺杂盖帽层，所述GaAs N型高掺杂盖帽层上生长图案化的InGaP腐蚀隔离层；其中，所述GaAs层包括在SOI衬底上依次生长的GaAs种子层、GaAs第一缓冲层、GaAs第二缓冲层和GaAs外延层；其中，在400℃下，在SOI衬底的表面Si层上生长一层厚度为20nm的GaAs种子层，在600℃下，在GaAs种子层上生长一层厚度为100nm的GaAs第一缓冲层，在650℃下，在GaAs第一缓冲层上生长一层厚度为150nm的GaAs第二缓冲层，在690℃下，在GaAs第二缓冲层上生长一层厚度为200nm的GaA_s外延层；

所述MOSFET包括SiO₂层，所述SiO₂层生长在所述SOI衬底上，所述SiO₂层上沉积有硅栅层；所述MOSFET的左右两侧SOI衬底的表面Si层均进行N⁺型掺杂，形成N型Si掺杂层；

所述MOSFET的N型Si掺杂层与所述PHEMT之间设有介电材料层，所述介电材料层沉积在所述SOI衬底上且与所述PHEMT等高；

所述制备方法，包括：

步骤1、在SOI衬底生长GaAs层，在GaAs层上依次生长GaAs缓冲层、AlGaAs沟道下势垒层、InGaAs沟道层、AlGaAs空间隔离层、平面Si掺杂层、AlGaAs势垒层和GaAs N型高掺杂盖帽层形成PHEMT，在GaAs N型高掺杂盖帽层上生长图案化的InGaP腐蚀隔离层；

步骤2、将所述PHEMT进行图案化露出SOI衬底的表面Si层，形成第一沟槽区；

步骤3、在所述第一沟槽区中沉积填充介电材料，形成介电材料层，将所述介电材料层平坦化处理成与所述PHEMT等高；

步骤4、将所述介电材料层进行图案化露出SOI衬底的表面Si层，形成第二沟槽区；

步骤5、在所述第二沟槽区的SOI衬底上生长SiO₂层，在SiO₂层上沉积硅栅层；

步骤6、将所述硅栅层和SiO₂层进行图案化露出SOI衬底的表面Si层，形成第三沟槽区；

步骤7、在所述第三沟槽区中SOI衬底表面的Si层进行N⁺型掺杂，形成N型Si掺杂层，并得到MOSFET。

2.如权利要求1所述的制备方法，其特征在于，所述GaAs层的厚度小于500nm，所述GaAs缓冲层的厚度为300-500nm，所述AlGaAs沟道下势垒层的厚度为30-50nm，所述InGaAs沟道层的厚度为10-14nm，所述AlGaAs空间隔离层的厚度为2-4nm，所述平面Si掺杂层中Si的掺杂剂量为4.5x10^-12cm^-2，所述AlGaAs势垒层的厚度为30-60nm，所述GaAs N型高掺杂盖帽层的厚度为30-2000nm，所述GaAs N型高掺杂盖帽层中Si的掺杂浓度为2×10^-18cm^-3，所述InGaP腐蚀隔离层的厚度为3-5nm。

3.如权利要求1所述的制备方法，其特征在于，所述SiO₂层的厚度为20-100nm，所述MOSFET为PD-SOI基MOSFET或FD-SOI基MOSFET。

4.如权利要求1所述的制备方法，其特征在于，在步骤1中，通过化学气相沉积工艺在GaAs层上依次生长GaAs缓冲层、AlGaAs沟道下势垒层、InGaAs沟道层、AlGaAs空间隔离层、平面Si掺杂层、AlGaAs势垒层、GaAs N型高掺杂盖帽层和InGaP腐蚀隔离层。