[发明专利]ICB总线系统

说明书

本发明公开了一种ICB总线系统及协议，系统包括：主接口和从接口，主接口与从接口之间设置有命令通道和返回通道；主接口，用于发送读写请求信号、接收读写接受信号、接收读写反馈请求信号、发送读写反馈接受信号、接收读反馈的数据；从接口，用于接收读写请求信号、发送读写接受信号、发送读写反馈请求信号、接收读写反馈接受信号、发送读反馈的数据；命令通道，用于传输读写请求信号、读写接受信号；返回通道，用于传输读写反馈请求信号、读写反馈接受信号，通过两个独立的通道完成主设备和从设备之间的读写操作，通过ICB协议实现两次握手使主从设备建立连接，达到使ICB总线兼具高速性和易用性的目的。

技术领域

本发明涉及处理器总线技术领域，具体涉及一种ICB总线系统及协议。

背景技术

目前常见几种常见的片上总线介绍如下：

AXI(Advanced eXtensible Interface)是一种总线协议，是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。AXI是目前应用最为广泛的片上总线，是处理器核以及高性能SoC片上总线的事实标准。

AHB(Advanced High Performance Bus)是ARM公司提出的AMBA(AdvancedMicrocontroller Bus Architecture)2.0协议中重要的部分，它总共有3个通道，具有的特性包括，单个时钟边沿操作、非三态的实现方式、支持突发传输、支持分段传输以及支持多个主控制器等。AHB总线是ARM公司推出AXI总线之前主要推广的总线，虽然目前高性能的SoC中主要使用AXI总线，但是AHB总线在很多低功耗SoC中仍然大量使用。

APB(Advanced Peripheral Performance Bus)是ARM公司提出的AMBA(AdvancedMicrocontroller Bus Architecture)协议中重要的部分。APB主要用于低带宽周边外设之间的连接，例如UART等。它的总线架构不像AXI和AHB那样支持多个主模块，在APB总线协议中里面唯一的主模块就是APB桥。其特性包括两个时钟周期传输、无需等待周期和回应信号、控制逻辑简单、只有4个控制信号。由于ARM公司长时间的推广APB总线协议，使之几乎成为了低速设备总线的事实标准，目前很多片上低速设备和IP均使用APB接口。

TileLink总线是伯克利大学定义的一种高速片上总线协议，它诞生的初衷主要是为了定义一种标准的支持缓存一致性(Cache Coherence)的协议。并且它力图将不同的缓存一致性协议和总线的设计实现相分离，使得任何的缓存一致性协议均可遵循TileLink协议予以实现。

以上介绍了各种总线的优点，但各总线也有其缺点，总结如下。

(1).AXI总线是目前应用最为广泛的高性能总线，但是主要应用于高性能的片上总线。AXI总线有5个通道，分离的读和写通道能够提供很高的吞吐率，但是也需要主设备(Master)自行维护读和写的顺序，控制相对复杂，且经常在SoC中集成不当造成各种死锁。同时5个通道硬件开销过大，另外在大多数的极低功耗处理器SoC中都没有使用AXI总线。

(2).AHB总线是目前应用最为广泛的高性能低功耗总线，ARM的Cortex-M系列大多数处理器核均采用AHB总线。但是AHB总线有若干非常明显的局限性，首先其无法像AXI总线那样容易地添加流水线级数，其次AHB总线无法支持多个滞外交易(MultipleOutstandingTransaction)，再次其握手协议非常奇特，不易于硬件实现，跨时钟域或者整数倍时钟域更加困难。

(3).APB总线是一种低速设备总线，吞吐率比较低，不适合作为主总线使用。