[发明专利]环形先进先出缓冲器及数据传输接口、系统、方法

权利要求书

1.一种环形先进先出缓冲器，其特征在于，包括：读指针、写指针、数据缓存区域以及同步电路；其中，所述读指针和所述写指针分别指向所述数据缓存区域中相应的存储地址；所述同步电路接入一周期性的时钟信号，并用于比较所述写指针和所述读指针，并将所述写指针和所述读指针的比较结果同步指定个数的所述时钟信号周期，以控制所述数据缓存区域中数据的读取，所述同步电路将所述写指针和读指针的比较结果同步(M/2-0.5)个所述时钟信号的周期，其中M为环形先进先出缓冲器的深度。

2.如权利要求1所述的环形先进先出缓冲器，其特征在于，所述同步电路包括一比较器以及依次串联的多级触发器；所述比较器用于接入和比较所述读指针和写指针，所述比较器的输出端连接各级所述触发器的异步清零端，所述多级触发器中的后一级触发器的数据输入端连接前一级触发器的数据输出端，且第一级触发器的数据输入端接一高电平信号，所述第一级触发器的时钟端接入所述时钟信号并响应所述时钟信号的第一边沿，其余各级所述触发器的时钟端接入所述时钟信号并响应所述时钟信号的第二边沿。

3.如权利要求2所述的环形先进先出缓冲器，其特征在于，所述第一级触发器的时钟端通过一反相器接入所述时钟信号，以响应所述时钟信号的第一边沿。

4.如权利要求2所述的环形先进先出缓冲器，其特征在于，所述时钟信号的第一边沿为所述时钟信号的下降沿，所述时钟信号的第二边沿为所述时钟信号的上升沿。

5.如权利要求1所述的环形先进先出缓冲器，其特征在于，所述数据缓存区域为空时，所述写指针和读指针相等。

6.如权利要求1所述的环形先进先出缓冲器，其特征在于，所述环形先进先出缓冲器的深度大于等于4。

7.一种权利要求1至6中任一项所述的环形先进先出缓冲器的数据传输方法，其特征在于，包括：

当处于初始状态时，所述数据缓存区域为空，所述写指针和所述读指针相等；

当向所述数据缓存区域中写入数据时，所述写指针响应对应的数据选通信号的边沿来增加指向的存储地址，以使数据写入所述数据缓存区域中指定的缓存区域，此后，所述写指针不等于所述读指针，所述同步电路比较所述写指针和所述读指针，并将所述写指针和所述读指针的比较结果同步指定个数的所述时钟信号周期，使得读使能信号有效，读指针电路响应所述时钟信号,以增加所述读指针指向的存储地址，进而读出所述数据缓存区域中的数据。

8.如权利要求7所述的数据传输方法，其特征在于，当所述数据停止写入时，所述写指针不再增加，但读取数据继续进行，直至所述读指针追上等于所述写指针，所述同步电路响应所述时钟信号，使得所述读使能信号无效，表示已读空所述数据缓存区域。

9.如权利要求8所述的数据传输方法，其特征在于，所述同步电路包括比较器以及依次串联的多级触发器，所述比较器用于接入和比较所述读指针和写指针，所述比较器的输出端连接各级所述触发器的异步清零端，所述多级触发器中的后一级触发器的数据输入端连接前一级触发器的数据输出端，且第一级触发器的数据输入端接高电平信号，所述第一级触发器的时钟端接入所述时钟信号并响应所述时钟信号的第一边沿，第二级触发器及其后的多级触发器的时钟端接入所述时钟信号并响应所述时钟信号的第二边沿；

所述数据传输方法中，当处于所述初始状态时，所述多级触发器均被清零；当向所述数据缓存区域中写入数据时，所述写指针增加，不等于所述读指针,所述比较器输出的比较结果为高电平，各级所述触发器的异步清零端均为高，所述第一级触发器响应所述时钟信号的第一边沿而输出高电平，所述第二级触发器及其后的多级触发器响应所述时钟信号的第二边沿而逐级输出高电平,直至最后一级触发器输出有效的读使能信号，以控制读出数据；当数据停止写入时，所述写指针不再增加,所述读指针继续增加直至等于所述写指针，所述比较结果变为低电平，各级所述触发器同时被异步清零，标志着已经读空所述数据缓存区域。