[发明专利]一种单片集成半导体阵列器件及其制备方法

权利要求书

1.一种单片集成半导体阵列器件，其特征在于，包括衬底以及位于所述衬底上阵列排布的多个集成半导体器件；所述集成半导体器件包括高电子迁移率晶体管HEMT以及发光二极管LED；

其中，所述HEMT位于所述衬底的第一区域，所述HEMT包括沿远离所述衬底方向依次层叠设置的沟道层、空间层、势垒层以及设置于所述势垒层上的源极和栅极；

所述LED位于所述衬底的第二区域，所述LED包括沿远离所述衬底方向依次层叠设置的n型层、有源层、p型层以及设置于所述p型层上的p型电极；

所述n型层的侧壁与所述沟道层的侧壁接触；

多条沿列方向排布的扫描线，所述扫描线与所述HEMT的栅极电连接；

多条沿行方向排布的数据线，所述数据线与所述LED的p型电极电连接。

2.根据权利要求1所述的单片集成半导体阵列器件，其特征在于，所述集成半导体器件的所述LED设置于所述HEMT一侧。

3.根据权利要求1所述的单片集成半导体阵列器件，其特征在于，所述集成半导体器件的所述LED围绕所述HEMT设置。

4.根据权利要求3所述的单片集成半导体阵列器件，其特征在于，所述HEMT在所述衬底所在平面的投影为圆形，所述LED在所述衬底所在平面的投影为环形，且所述环形的内边缘与所述圆形的圆周接触。

5.根据权利要求1所述的单片集成半导体阵列器件，其特征在于，还包括缓冲层，所述缓冲层设置于所述衬底与所述HEMT和所述LED之间。

6.根据权利要求5所述的单片集成半导体阵列器件，其特征在于，还包括成核层，设置于所述缓冲层与所述衬底之间。

7.根据权利要求5所述的单片集成半导体阵列器件，其特征在于，所述LED与所述衬底之间的缓冲层厚度小于所述HEMT与所述衬底之间的缓冲层厚度。

8.根据权利要求1所述的单片集成半导体阵列器件，其特征在于，所述沟道层包括非故意掺杂氮化镓材料，所述空间层包括氮化铝材料，所述势垒层包括铝镓氮材料。

9.根据权利要求1所述的单片集成半导体阵列器件，其特征在于，所述p型层和所述n型层的材料都包括氮化镓材料；所述有源层包括多个量子阱周期结构，每个所述量子阱周期结构包括层叠设置的氮化镓层与铟镓氮层。

10.根据权利要求9所述的单片集成半导体阵列器件，其特征在于，所述p型层包括p型氮化镓层；所述n型层包括n型氮化镓层；所述量子阱周期结构包括交替生长的氮化镓层和铟镓氮层。

11.根据权利要求9所述的单片集成半导体阵列器件，其特征在于，所述有源层中的所述量子阱周期结构的周期数为3～15。

12.根据权利要求1所述的单片集成半导体阵列器件，其特征在于，所述LED还包括电子阻挡层，设置在所述有源层与所述p型层之间。

13.根据权利要求12所述的单片集成半导体阵列器件，其特征在于，所述电子阻挡层包括铝镓氮层。

14.根据权利要求1所述的单片集成半导体阵列器件，其特征在于，所述LED还包括电流扩展层，设置在所述p型电极与所述p型层之间。