[发明专利]一种高增益高线性度的动态残差放大器电路在审
| 申请号： | 201810754387.8 | 申请日： | 2018-07-11 |
| 公开（公告）号： | CN108880495A | 公开（公告）日： | 2018-11-23 |
| 发明（设计）人： | 于奇;夏华松;罗建;陈炳华;李靖;宁宁 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H03F3/45 | 分类号： | H03F3/45 |
| 代理公司： | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人： | 葛启函 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 残差放大器 高线性度 主体模块 自举电压 高增益 放大器 差分输出信号 共模电压检测 输出共模电压 电压自举 共模信号 放电 电路 放大 模拟集成电路 输出信号摆幅 低电源电压 稳定放大器 电压放大 电源电压 放电电流 放电通路 供电条件 输出电压 输入对管 复位 关断 充电 输出 检测 | ||
1.一种高增益高线性度的动态残差放大器电路，其特征在于，包括电压自举模块(401)、残差放大器主体模块(402)和共模电压检测模块(403)；
所述电压自举模块(401)的输入端连接电源电压(VDD)，其输出端输出自举电压(VDDB)；
所述残差放大器主体模块(402)包括第一PMOS管(M7)、第二PMOS管(M8)、第三PMOS管(M9)、第一NMOS管(M3)、第二NMOS管(M4)、第三NMOS管(M5)和第四NMOS管(M6)，
第一NMOS管(M3)的栅极作为所述动态残差放大器电路的正向输入端，其漏极连接第一PMOS管(M7)的漏极并作为所述动态残差放大器电路的负向输出端，其源极连接第二NMOS管(M4)的源极和第三NMOS管(M5)的漏极；
第二NMOS管(M4)的栅极作为所述动态残差放大器电路的负向输入端，其漏极连接第三PMOS管(M9)的漏极并作为所述动态残差放大器电路的正向输出端；
第四NMOS管(M6)的栅极连接第一时钟信号(Clk)，其漏极连接第三NMOS管(M5)的源极，其源极接地；
第一PMOS管(M7)、第二PMOS管(M8)和第三PMOS管(M9)的栅极都连接所述第一时钟信号(Clk)，其源极都连接所述自举电压(VDDB)；
所述共模电压检测模块(403)包括比较器、第三电容(C3)和第四电容(C4)，
第三电容(C3)和第四电容(C4)串联并连接在所述动态残差放大器电路的正向输出端和负向输出端之间，其串联点连接第二PMOS管(M8)的漏极和比较器的正向输入端；
比较器的负向输入端连接标准共模信号(Vb)，其输出端连接第三NMOS管(M5)的栅极。
2.根据权利要求1所述的高增益高线性度的动态残差放大器电路，其特征在于，所述电压自举模块(401)包括第一电容(C1)、第二电容(C2)、第五NMOS管(M1)和第六NMOS管(M2)，
第五NMOS管(M1)的漏极连接第六NMOS管(M2)的漏极并连接电源电压(VDD)，其栅极连接第六NMOS管(M2)的源极和第二电容(C2)的一端并输出所述自举电压(VDDB)，其源极连接第六NMOS管(M2)的栅极和第一电容(C1)的一端；
第一电容(C1)的另一端连接所述第一时钟信号(Clk)，第二电容(C2)的另一端连接第二时钟信号(Clkb)，所述第一时钟信号(Clk)和所述第二时钟信号(Clkb)为两相不交叠时钟信号。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810754387.8/1.html，转载请声明来源钻瓜专利网。
