[发明专利]半导体器件及制作方法

说明书

本申请实施例提供的半导体器件及制作方法。所述半导体器件包括：衬底；设置于所述衬底上的半导体层；设置在所述半导体层远离所述衬底一侧的第一电极及第二电极；设置在所述半导体层远离所述衬底一侧，且位于所述第一电极及第二电极之间的表面钝化介质层；及设置在所述半导体层远离所述衬底一侧，位于所述第一电极与所述表面钝化介质层之间用于隔离所述第一电极与所述表面钝化介质层的隔离层。通过隔离层将表面钝化介质层与第一电极隔离开，可以很好地起到抑制形成NiSi化合物，提高第一电极的肖特基结质量，降低漏电，提高器件的可靠性。

技术领域

本申请涉及半导体及半导体制造技术领域，具体而言，涉及一种半导体器件及制作方法。

背景技术

广泛应用于射频、微波以及电力电子领域的高电子迁移率器件的可靠性要求都比较高。特别是研究高温、高频、高压和大功率的器件可靠性，已经成为了目前半导体器件领域的研究热点之一。如氮化镓高电子迁移率器件和砷化镓高电子迁移率器件等，与半导体层肖特基接触的金属电极的工艺设计关系到该电子器件的可靠性程度。由于金属电极的性能主要受到该电极边缘的电场以及环境温度的影响，很容易导致电子器件的金属电极性能退化，肖特基漏电变大，抑制了电子器件的承压能力。

现有技术中，常采用镍金NiAu金属层叠工艺与半导体界面形成良好的肖特基接触。为了改善半导体表面的质量，常采用硅化物的表面钝化层，例如氮化硅(SiN)。但是，镍Ni和氮化硅接触容易形成Ni的硅化物NiSi，NiSi的功函数低于金属Ni的功函数并会降低原有氮化硅的介电常数，从而导致金属电极的肖特基性能降低，金属电极漏电增加，甚至导致金属电极失效，严重影响器件的可靠性。

因此，如何隔离金属电极中Ni与表面钝化介质层，但又能保证高质量的肖特基接触和半导体表面的钝化性能，是需要亟待解决的技术问题。

发明内容

有鉴于此，本申请的目的在于提供一种半导体器件，以及用于制作该半导体器件的方法，以解决上述问题。

第一方面，本申请实施例提供一种半导体器件，所述半导体器件包括：

衬底；

设置在所述衬底上的半导体层；

设置在所述半导体层远离所述衬底一侧的第一电极及第二电极；

设置在所述半导体层远离所述衬底一侧，且位于所述第一电极及第二电极之间的表面钝化介质层；及

设置在所述半导体层远离所述衬底一侧，位于所述第一电极与所述表面钝化介质层之间用于隔离所述第一电极与所述表面钝化介质层的隔离层。

可选地，在本实施例中，所述隔离层在垂直所述半导体层方向的高度大于所述钝化介质层在垂直所述半导体层方向的高度。

可选地，在本实施例中，所述隔离层在所述第一电极与所述表面钝化介质层之间的宽度不小于50nm。

可选地，在本实施例中，所述隔离层在靠近所述半导体层的位置朝向所述第一电极延伸，以减小所述第一电极与所述半导体层的接触面。

可选地，在本实施例中，所述隔离层在靠近所述半导体层的位置朝向所述第一电极延伸完全延伸，所述第一电极与所述半导体层之间被所述隔离层完全隔离。

可选地，所述隔离层在靠近所述半导体层的位置朝向所述第一电极延伸的部分厚度范围为5nm～50nm。

可选地，所述隔离层与所述半导体层形成PN结。

可选地，在本实施例中，所述隔离层采用P型的半导体材料制作而成，所述P型的半导体材料包括P-GaN、P-AlGaN。

可选地，在本实施例中，所述第一电极的材料为Ni或Ni/Au，或Ni与单种或多种金属的组合。