[发明专利]一种基于OpenCL的FPGA异构计算平台的脉冲压缩处理方法

说明书

本发明公开了一种基于OpenCL的FPGA异构计算平台的脉冲压缩处理方法，在逆傅里叶变换IFFT内核中定义第一数组local_buf_1和第二数组local_buf_2，数组长度为N。具体方法为：M组回波数据PRT顺序经FFT内核和共轭相乘内核获得共轭相乘结果数据；每组PRT采样点为N个。m为奇数时，将第m组PRT的共轭相乘结果数据顺序存入local_buf_1；同时将local_buf_2中数据平均分为八段并按照二进制比特反序递增的方式从每一段中取数据进行IFFT计算并输出IFFT结果数据。第m组PRT的共轭相乘结果数据完全存入local_buf_1后，将第m+1组PRT的共轭相乘结果数据顺序存入local_buf_2；同时将local_buf_1中数据平均分为八段并按照二进制比特反序递增的方式从每一段中取数据进行IFFT计算并输出IFFT结果数据。最终获得M组PRT的脉冲压缩结果。

技术领域

本发明涉及信号处理以及并行计算技术领域，具体涉及一种基于OpenCL的FPGA异构计算平台的脉冲压缩处理方法。

背景技术

现代雷达信号处理技术的发展对处理器性能提出了更高的要求，然而由于摩尔定律遇到瓶颈，通用处理器的计算能力越来越无法满足实际应用需求。异构计算平台能够充分利用各类处理器的优势来加速任务的完成，在提高系统计算性能、能效比和计算实时性方面体现出了传统架构所不具备的优势。FPGA独特的内部结构使其具有强大的并行计算能力以及更低的功耗，因此将FPGA与CPU一起形成异构处理平台可以有效实现系统计算性能的提升。OpenCL是专为异构计算平台制定的一种基于C/C++的跨平台并行编程模型，并且是业界第一个工业标准。OpenCL作为跨平台的开发语言，为FPGA提供了一种全新的开发方法。此方法开发周期短、抽象层次高、可移植性强，弥补了传统开发方式的不足。目前，基于OpenCL的FPGA异构计算平台已经成为学术界和工业界的研究热点。

脉冲压缩技术广泛应用于雷达信号处理领域，对于雷达系统，脉宽与雷达能量、探测距离成正比例关系，而与距离分辨率是反比例关系。利用脉冲压缩技术可以实现较大的探测距离，同时具有较高的距离分辨率。脉冲压缩技术需要对发射脉冲的回波信号进行匹配滤波处理，将回波压缩为一个窄脉冲，从而提高接收信号的信噪比与距离分辨率。如图1所示，现有的脉冲压缩算法流程包含三个处理步骤：(1)FFT(2)共轭相乘(3)IFFT，并且这三个步骤之间具有明确的“生产消费”关系，即前一步骤的输出是后一步骤的输入。

基于OpenCL在FPGA上实现脉冲压缩处理时，需要在FPGA上映射生成三个内核(kernel)，分别对应脉冲压缩算法流程中的三个处理步骤。如图2所示，其中Global Memory全局存储器是FPGA外部的DDR芯片，内核可以和FPGA外部的DDR芯片进行数据交互，在典型的OpenCL模型中，多个内核之间需要经过全局存储器进行数据交互，并由主机进行数据调度，因此脉冲压缩算法的三个内核完全串行工作，并且数据调度会带来较大的处理延时，该工作模式无法充分发挥FPGA的并行计算能力使处理性能达到最优。如图3所示，Intel FPGA在OpenCL典型模型的基础上进行了扩展，增加了kernel channel(内核管道)核间通信机制，允许不同内核直接通过kernel channel进行数据交互，不必经过全局内存，也无需主机端参与数据调度。因此，对于相互之间存在“生产消费”关系的处理步骤，可以利用kernelchannel对内核进行优化，从而实现流水线并行处理，提升处理性能。

对于脉冲压缩处理，可以从两个方面提取计算的并行度：(1)各组PRT(回波)之间是相互独立的，因此可以并行处理各组PRT的数据。(2)在处理每组PRT时，利用了Intel官方提供的FFT/IFFT内核例程，该例程基于OpenCL实现了一个每一时钟周期输出8个数据点的基4FFT引擎，通过修改参数可以实现不同点数FFT，脉冲压缩处理流程中三个内核之间具有明确的“生产消费”关系，因此可以以8个数据点为单位进行流水线并行处理。