[发明专利]一种基于OpenVPX平台的多GPU高性能处理系统有效
申请号: | 201810784152.3 | 申请日: | 2018-07-17 |
公开(公告)号: | CN109242754B | 公开(公告)日: | 2020-12-04 |
发明(设计)人: | 胡善清;王雨薇;郭丰睿 | 申请(专利权)人: | 北京理工大学 |
主分类号: | G06T1/20 | 分类号: | G06T1/20;G06F13/16 |
代理公司: | 北京理工大学专利中心 11120 | 代理人: | 高会允;仇蕾安 |
地址: | 100081 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 openvpx 平台 gpu 性能 处理 系统 | ||
1.一种基于OpenVPX平台的多GPU高性能处理系统,其特征在于,该系统包括两个双图形处理器GPU处理板、一个中央处理器CPU处理板和一个6槽VPX背板;
所述双图形处理器GPU处理板上具有两个搭载图形处理器GPU的MXM模块、一个复杂可编程逻辑器件CPLD控制芯片;
所述6槽VPX背板包括P0~P6七个VPX连接器,其中P2和P5均设置为支持高速串行计算机扩展总线标准PCIe通信标准的VPX连接器,所述6槽VPX背板的相邻两槽间在P2和P5的上行和下行各有8x PCIe通道,即P2和P5各有两个8x PCIe接口;
所述中央处理器CPU处理板上具有一个搭载中央处理器CPU的ComE模块以及一个64通道的PCIe交换芯片;所述ComE模块通过16x PCIe连接至所述PCIe交换芯片;
所述6槽VPX背板上的P2和P5的共四个8x PCIe接口均连接至所述PCIe交换芯片;
所述双图形处理器GPU处理板上还具有可配置互连矩阵芯片;
P2按照4x PCIe一组分配为4组PCIe接口;
P5按照4x PCIe一组分配为4组PCIe接口;
所述可配置互连矩阵芯片由4片开关矩阵芯片组成,每片开关矩阵芯片支持4x PCIe,其中所述双图形处理器GPU处理板上的MXM模块具备16x PCIe资源,将MXM模块上的16xPCIe按照4x PCIe一组交叉分配连接至4片开关矩阵芯片,4片开关矩阵芯片的另一端每个4x PCIe对应分配连接至P2划分的4组4x PCIe接口以及P5划分的4组4x PCIe接口;
所述可配置互连矩阵芯片具有两种模式配置,第一种模式配置为Dual MXM8x模式,其中所述双图形处理器GPU处理板上的两个MXM模块分别记为MXM-A和MXM-B,4片开关矩阵芯片分别记为Mux 1、Mux2、Mux 3以及Mux 4,P2的4组PCIe接口分别为P2.0-3、P2.4-7、P2.8-11、P2.12-15,P5的4组PCIe接口分别为P5.8-11、P5.12-15、P5.0-3、P5.4-7;在只采用P2的情况下,MXM-A和MXM-B中均只用8xPCIe资源,将MXM-A的8xPCIe资源分为两组4xPCIe,其中每组分别通过Mux 1和Mux 3连接至P2.0-3和P2.4-7;将MXM-B的8xPCIe资源分为两组4xPCIe,其中每组分别通过Mux 2和Mux 4连接至P2.8-11和P2.12-15;在只采用P5的情况下,将MXM-A的8xPCIe资源分为两组4xPCIe,其中每组分别通过Mux2和Mux 4连接至P5.0-3和P5.4-7;将MXM-B的8xPCIe资源分为两组4xPCIe,其中每组分别通过Mux 1和Mux 3连接至P5.8-11和P5.12-15;
第二种模式配置为Single MXM16 x模式或者Dual MXM16 x模式,表示为:MXM-A和MXM-B均使用16xPCIe资源,将MXM-A的16xPCIe资源分为四组4xPCIe,其中每组分别通过Mux 1、Mux 2、Mux 3以及Mux 4连接至P2.0-3、P2.8-11、P2.4-7、P2.12-15;将MXM-B的16xPCIe资源分为四组4xPCIe,其中每组分别通过Mux 1、Mux 2、Mux 3以及Mux 4连接至P5.8-11、P5.0-3、P5.12-15和P5.4-7。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京理工大学,未经北京理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810784152.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:整合屏蔽膜及天线的半导体封装件
- 下一篇:一种农业用稻谷烘干装置