[发明专利]半导体功率元件及其制造方法

说明书

本发明公开一种半导体功率元件及其制造方法。半导体功率元件的制造方法包括：形成半导体层于基材上，半导体层内已至少形成基体区以及位于基体区内的源极区，且源极区的边缘与基体区的边缘之间定义出通道区；形成栅极堆叠结构于半导体层上，并在垂直方向上和通道区重叠；形成至少间隔部，以覆盖栅极堆叠结构的侧壁面，间隔部覆盖源极区的一部分，且源极区的另一部分暴露于上表面；以间隔部以及栅极堆叠结构为屏蔽，执行自对准硅化工艺，以形成接触源极区的硅化物层；以及形成内连线路结构于半导体层上。内连线路结构至少包括层间介电层以及电性连接源极区的源极导电层。硅化物层由源极导电层下方朝栅极堆叠结构的方向延伸至层间介电层下方。

技术领域

本发明涉及一种半导体功率元件及其制造方法，特别是涉及一种垂直式双扩散金属氧化物半导体场效晶体管及其制造方法。

背景技术

对于现有的半导体功率元件(如：水平式双扩散晶体管(Lateral Double-diffused MOSFET,LDMOSFET)以及垂直式双扩散晶体管(Vertical Double-diffusedMOSFET,VDMOSFET))而言，崩溃电压(breakdown voltage)以及导通电阻(on-resistance)是较重要的参数，其中导通电阻会影响半导体功率元件的导通损耗(conducting loss，传导损耗)。

以垂直式双扩散晶体管为例，一般会通过提高半导体功率元件的漂移区的载子浓度，来使导通电阻降低。然而，增加漂移区的载子浓度，却又可能导致半导体功率元件的崩溃电压降低。

发明内容

本发明所要解决的其中一技术问题在于，如何在不影响半导体功率元件的崩溃电压的情况下，进一步降低半导体功率元件的导通电阻。

为了解决上述的技术问题，本发明所采用的其中一技术方案是，提供一种半导体功率元件的制造方法。前述的制造方法是先形成一半导体层于一基材上，其中，半导体层内至少具有一基体区以及一位于基体区内的源极区，源极区连接于半导体层的一上表面，且源极区的边缘与基体区的边缘之间定义出一通道区。之后，形成一栅极堆叠结构于半导体层上，并在一垂直方向上和通道区重叠。形成至少一间隔部，以覆盖栅极堆叠结构的侧壁面，其中，间隔部覆盖源极区的一部分，且源极区的另一部分暴露于上表面。随后，以间隔部以及栅极堆叠结构为屏蔽，执行一自对准硅化工艺，以形成一接触源极区的硅化物层。之后，形成一内连线路结构于半导体层上，其中，内连线路结构至少包括一层间介电层以及一电性连接源极区的源极导电层。硅化物层由源极导电层下方朝栅极堆叠结构的方向延伸至层间介电层下方。

更进一步地，形成栅极堆叠结构的步骤还进一步包括：按序形成一栅绝缘材料层、一初始栅极层以及一初始屏蔽层于半导体层的上表面，以形成一初始栅极堆叠结构；以及图案化初始栅极堆叠结构，以形成栅极堆叠结构，栅极堆叠结构局部地暴露源极区。

更进一步地，栅极堆叠结构包括一栅绝缘层、一栅极以及一覆盖于栅极上的屏蔽层。

更进一步地，形成内连线路结构的步骤包括：形成一层间介电材料层全面地覆盖硅化物层、间隔部以及栅极堆叠结构；图案化层间介电材料层，以形成具有至少一源极接触开口的层间介电层，其中，硅化物层通过源极接触开口而被暴露；以及形成一源极导电层于源极接触开口内，以通过接触硅化物层电性连接源极区。

更进一步地，层间介电层还具有一栅极接触开口，栅极接触开口与源极接触开口都是在图案化层间介电材料层的步骤中形成，且形成内连线路结构的步骤还进一步包括：在图案化层间介电材料层的步骤之后，通过栅极接触开口去除一部分屏蔽层，以暴露栅极；以及形成一栅极导电层于栅极接触开口内，以使栅极导电层电性连接栅极，其中，栅极导电层与源极导电层彼此分隔设置。

更进一步地，半导体层被定义出一元件区以及一终端区，栅极堆叠结构具有位于元件区内的一第一部分，以及位于终端区内的一第二部分，且栅极接触开口对应于第二部分。