[发明专利]半导体器件

说明书

本发明公开了一种可提高半导体器件的可靠性的技术。所述半导体器件包括具有形成于芯片装载面上的多个焊点(引脚)BF的布线基板3、搭载于布线基板3上的半导体芯片、以及分别具有球形部Bnd1及接合部Bnd2的多条引线BW。多个焊点BF具有分别与引线BWa的接合部Bnd2连接的焊点BF1、以及与引线BWb的球形部Bnd1连接的焊点BF2。另外，在俯视观察时，焊点BF2配置在与多个焊点BF1的配置列Bd1上不同的位置上，而且，焊点BF2的宽度W2比焊点BF1的宽度W1大。

本发明申请是申请日为2014年7月23日、申请号为201410352981.6、发明名称为“半导体器件及其制造方法”的发明申请的分案申请。

技术领域

本发明涉及一种半导体器件及其制造技术，尤其是适用于一种经由引线将半导体芯片的电极和布线基板的引脚电连接的半导体器件的有效的技术。

背景技术

在日本特开1986－105851号公报(专利文献1)中，公开了通过引线焊接将2列焊盘分别连接到相互面对面的两个区域上的技术。专利文献1中，将所述2列焊盘列中位于各区域的边界线外侧的焊盘列称为第1焊盘，将位于分界线内侧的焊盘列称为第2焊盘。

专利文献1日本特开1986－105851号公报

发明内容

既有技术中，已经存在经由引线将布线基板的引脚与搭载于所述布线基板上的半导体芯片的电极进行电连接的技术。

近年来，随着半导体器件高功能化的要求，所述引脚的数量(以下简称“引脚数”)具有增大的倾向。

但是，如果仅是增加引脚数的话，将导致布线基板的平面尺寸变大。而对此的对策只能是缩小每一个引脚的平面尺寸(外型尺寸)，但因此也将导致将引线和引脚稳定连接的容限变小。

下面说明解决上述课题的方法。本发明的所述内容及所述内容以外的目的和新特征在本说明书的描述及附图说明中写明。

本发明一实施方式中的半导体器件具有：形成于芯片装载面上的多个引脚的布线基板；搭载于所述布线基板上的半导体芯片；分别具有球形部及接合部且分别与所述多个引脚连接的多条引线等。所述多个引脚具有分别与多条第1引线的所述接合部连接的多个第1引脚、以及与第2引线的所述球形部连接的第2引脚。另外，在俯视观察时，所述第2引脚配置在与所述多个第1引脚的配置列之上的不同位置上、而且所述第2引脚的宽度比所述多个第1引脚的每一个的宽度都大。

根据所述一实施方式，便可提高半导体器件的可靠性。

附图说明

图1所示的是一实施方式中半导体器件的透视图。

图2所示的是图1中的半导体器件的底视图。

图3所示的是除去图1的封装体后的状态下布线基板上的半导体器件的内部结构的透视俯视图。

图4所示的是沿着图1的A－A线截断的截面图。

图5所示的是在图3的多条引线中，将下段侧的半导体芯片和布线基板进行电连接的引线的放大截面图。

图6所示的是在图3的多条引线中，将上段侧的半导体芯片和布线基板进行电连接的引线的放大截面图。

图7所示的是在图3的布线基板的芯片装载面侧的俯视中，将焊点的配置密度高的区域进行放大后的放大俯视图。

图8所示的是将比图7中焊点配置密度低的区域进行放大后的放大俯视图。

图9所示的是一实施方式中半导体器件的组装流程的说明图。

图10所示的是在图9所示的基板准备工序中所准备的布线基板的整体结构的俯视图。