[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

说明书

一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置，该移位寄存器单元包括消隐输入电路、显示输入电路、输出电路、上拉节点、下拉节点、下拉电路和第一下拉控制电路。消隐输入电路配置为根据消隐输入信号和消隐控制信号在消隐时段将消隐上拉信号输入到上拉节点，并对消隐输入电路自身进行补偿；显示输入电路配置为响应于显示输入信号在显示时段将显示上拉信号输入到上拉节点；输出电路配置为将复合输出信号输出至输出端；下拉电路配置为对上拉节点和输出端进行降噪；第一下拉控制电路配置为对下拉节点的电平进行控制。该移位寄存器单元可改善消隐输入电路对上拉节点上拉时的阈值电压损失，避免影响上拉节点的电位。

技术领域

本公开的实施例涉及一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置。

背景技术

在显示技术领域，例如液晶显示面板或有机发光二极管(Organic LightEmitting Diode,OLED)显示面板的像素阵列通常包括多行栅线和与之交错的多列数据线。对栅线的驱动可以通过栅极驱动电路实现。栅极驱动电路通常集成在栅极驱动芯片(GateIC)中。在IC设计中芯片的面积是影响芯片成本的主要因素，如何有效地减小芯片面积是技术开发人员需要着重考虑的问题。

发明内容

本公开至少一个实施例提供一种移位寄存器单元，包括消隐输入电路、显示输入电路、输出电路、上拉节点、下拉节点、下拉电路和第一下拉控制电路；其中，所述消隐输入电路配置为根据消隐输入信号和消隐控制信号在消隐时段将消隐上拉信号输入到所述上拉节点，并对所述消隐输入电路自身进行补偿；所述显示输入电路配置为响应于显示输入信号在显示时段将显示上拉信号输入到所述上拉节点；所述输出电路配置为在所述上拉节点的电平的控制下，将复合输出信号输出至输出端；所述下拉电路配置为在所述下拉节点的电平的控制下，对所述上拉节点和所述输出端进行降噪；所述第一下拉控制电路配置为在所述上拉节点的电平的控制下，对所述下拉节点的电平进行控制。

例如，在本公开一实施例提供的移位寄存器单元中，所述消隐输入电路包括第一节点和第二节点，以及还包括：充电子电路，配置为响应于所述消隐控制信号将所述消隐输入信号输入到所述第一节点；补偿子电路，配置为存储所述充电子电路输入的所述消隐输入信号，并响应于第一时钟信号对所述第一节点的电平进行补偿，以及对所述第二节点的电平进行耦合控制；隔离子电路，配置为在所述第二节点的电平的控制下，将所述消隐上拉信号输入到所述上拉节点。

例如，在本公开一实施例提供的移位寄存器单元中，所述消隐输入电路还包括下拉子电路，所述下拉子电路配置为在所述下拉节点的电平的控制下，对所述第二节点的电平进行下拉。

例如，在本公开一实施例提供的移位寄存器单元中，所述充电子电路包括第一晶体管，所述第一晶体管的栅极配置为和随机信号端连接以接收随机信号作为所述消隐控制信号，所述第一晶体管的第一极配置为和消隐输入信号端连接以接收所述消隐输入信号，所述第一晶体管的第二极配置为和所述第一节点连接；所述补偿子电路包括第二晶体管和第一电容，所述第二晶体管的栅极配置为和所述第一节点连接，所述第二晶体管的第一极配置为和第一时钟信号端连接以接收所述第一时钟信号，所述第二晶体管的第二极配置为和所述第二节点连接，所述第一电容的第一极配置为和所述第一节点连接，所述第一电容的第二极配置为和所述第二节点连接；所述隔离子电路包括第三晶体管，所述第三晶体管的栅极配置为和所述第二节点连接，所述第三晶体管的第一极配置为和第一电压端连接以接收第一电压作为所述消隐上拉信号，所述第三晶体管的第二极配置为和所述上拉节点连接；所述下拉子电路包括第四晶体管，所述第四晶体管的栅极配置为和所述下拉节点连接，所述第四晶体管的第一极配置为和所述第二节点连接，所述第四晶体管的第二极配置为和第二电压端连接以接收第二电压。

例如，在本公开一实施例提供的移位寄存器单元中，所述显示输入电路包括第五晶体管；所述第五晶体管的栅极配置为和显示输入信号端连接以接收所述显示输入信号，所述第五晶体管的第一极配置为和第一电压端连接以接收第一电压作为所述显示上拉信号，所述第五晶体管的第二极配置为和所述上拉节点连接。