[发明专利]I2C从地址生成装置及芯片有效
申请号: | 201810796957.X | 申请日: | 2018-07-19 |
公开(公告)号: | CN108681513B | 公开(公告)日: | 2023-09-19 |
发明(设计)人: | 蒋松鹰;姚炜 | 申请(专利权)人: | 上海艾为电子技术股份有限公司 |
主分类号: | G06F13/38 | 分类号: | G06F13/38;G06F13/20 |
代理公司: | 北京合智同创知识产权代理有限公司 11545 | 代理人: | 李杰;兰淑铎 |
地址: | 200233 上海市徐汇*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | i2c 地址 生成 装置 芯片 | ||
1.一种I 2C从地址生成装置,其特征在于,包括输入端、时钟端、数据端、上升沿移位寄存器、下降沿移位寄存器和动态地址生成单元,所述输入端选择性地与所述时钟端、数据端、接地端或电源端连接;
所述上升沿移位寄存器根据所述时钟端输入的时钟信号对所述输入端输入的数据进行移位寄存处理并输出至第一寄存数据;
所述下降沿移位寄存器根据所述时钟端输入的时钟信号对所述输入端输入的数据进行移位寄存处理并输出至第二寄存数据;
所述动态地址生成单元根据所述第一寄存数据和所述第二寄存数据确定所述输入端的连接对象,并根据所述连接对象对应的模式译码生成从地址;
所述上升沿移位寄存器具有第一时钟端,所述上升沿移位寄存器通过所述第一时钟端与所述时钟端连接,并接入所述时钟信号;
所述下降沿移位寄存器具有第二时钟端,所述下降沿移位寄存器通过所述第二时钟端与所述时钟端连接,且所述时钟端和所述第二时钟端之间设置有反相器,使所述第二时钟端输入所述时钟信号的反相信号。
2.根据权利要求1所述的I 2C从地址生成装置,其特征在于,所述动态地址生成单元中预设有与各所述模式译码对应的预存数据,各所述预存数据均与一个所述连接对象对应。
3.根据权利要求2所述的I 2C从地址生成装置,其特征在于,所述预存数据包括第一数据和/或第二数据。
4.根据权利要求3所述的I 2C从地址生成装置,其特征在于,所述动态地址生成单元根据所述第一寄存数据确定匹配的所述第一数据,和/或,根据所述第二寄存数据确定匹配的所述第二数据,以根据匹配的所述第一数据和/或匹配的所述第二数据确定对应的连接对象。
5.根据权利要求1所述的I2C从地址生成装置,其特征在于,所述I2C从地址生成装置还包括bit计数器,所述bit计数器与所述时钟端连接,并对从所述时钟端获取的时钟信号的高电平进行计数。
6.根据权利要求5所述的I2C从地址生成装置,其特征在于,所述I2C从地址生成装置还包括控制器,所述控制器与所述bit计数器连接,并在所述bit计数器的计数值到达预定值时,控制所述动态地址生成单元根据所述第一寄存数据和第二寄存数据确定所述输入端的连接对象。
7.根据权利要求1所述的I2C从地址生成装置,其特征在于,所述I2C从地址生成装置还包括选择器,所述选择器的控制端通过第一放大器接地或接电源,所述选择器的第一输入端通过第二放大器与所述输入端连接,所述选择器的第二输入端与所述动态地址生成单元连接,
当所述控制端为高电平时,所述选择器根据所述输入端的输入值输出状态码;
当所述控制端为低电平时,所述选择器根据所述动态地址生成单元的输出译码输出状态码。
8.根据权利要求7所述的I2C从地址生成装置,其特征在于,所述I2C从地址生成装置根据所述状态码和预设的补充码生成所述从地址。
9.一种芯片,其特征在于,所述芯片包括权利要求1-8中任一项所述的I2C从地址生成装置。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海艾为电子技术股份有限公司,未经上海艾为电子技术股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810796957.X/1.html,转载请声明来源钻瓜专利网。