[发明专利]动态随机存取存储器及其操作方法

说明书

本公开提供一种动态随机存取存储器(Dynamic Random Access Memory，DRAM)及其操作方法。该DRAM包括一存储区及一控制元件。该存储区包括一存储列。该控制元件经配置以根据该DRAM的温度，选择性地准许该存储列有资格进行一列锤子更新(row‑hammer refresh)。

本公开主张2017/12/22申请的美国临时申请案第62/609,840号及2018/03/12申请的美国正式申请案第15/918,355号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。

技术领域

本公开关于一种动态随机存取存储器(DRAM)及其操作方法，特别是关于一种DRAM温度感测的操作管理方法。

背景技术

动态随机存取存储器(dynamic random access memory，DRAM)是一种随机存取存储器的形态。该种形态的随机存取存储器将每个位元的数据存储在单独的电容器中最简单的DRAM单元包括单个N型金属氧化物半导体(n-type metal-oxide-semiconductor，NMOS)晶体管和单个电容器。如果电荷存储在电容器中，则根据所使用的惯例，该单元被称为存储逻辑高。如果不存在电荷，则称该单元存储逻辑低。由于电容器中的电荷随时间消耗，因此DRAM系统需要额外的更新电路来周期性地更新存储在电容器中的电荷。由于电容器只能存储非常有限的电荷量，为了快速区分逻辑1和逻辑0之间的差异，通常每个位元使用两个位元线(bit line，BL)，其中位元线对中的第一位被称为位线真(bit line true，BLT)，另一个是位元线补数(bit line complement，BLC)。单个NMOS晶体管的栅极由字元线(wordline，WL)控制。

上文的「现有技术」说明仅是提供背景技术，并未承认上文的「现有技术」说明公开本公开的标的，不构成本公开的现有技术，且上文的「现有技术」的任何说明均不应作为本公开的任一部分。

发明内容

本公开提供一种动态随机存取存储器(DRAM)。该DRAM包括一存储区及一控制元件。该存储区包括一存储列。该控制元件经配置以根据该DRAM的一温度，选择性地准许该存储列有资格进行一列锤子更新。

在一些实施例中，该DRAM还包括一感测器，经配置以感测该动态随机存取存储器的该温度。

在一些实施例中，该控制元件更经配置以根据该温度及该存储列的存取次数，选择性地准许存储列有资格进行该列锤子更新。

在一些实施例中，该控制元件更经配置以根据该温度和一临界温度间的一比较结果来判断出一临界次数，该临界次数是经配置以判断该存储列是否有资格进行该列锤子更新。

在一些实施例中，该控制元件更经配置以根据该临界次数，选择性地准许该存储列有资格进行该列锤子更新。

在一些实施例中，当该温度高于该临界温度时，该控制元件判断出一第一临界次数。当该温度低于该临界温度时，该控制元件判断出大于该第一临界次数的一第二临界次数。

在一些实施例中，该控制元件更经配置以根据该温度，调整一临界次数，该临界次数是经配置以判断该存储列是否有资格进行该列锤子更新。

在一些实施例中，该控制元件更经配置以根据该临界次数，选择性地准许该存储列有资格进行该列锤子更新。

本公开另提供一种动态随机存取存储器(DRAM)。该DRAM包括一感测器和一存储区。该感测器经配置以感测该动态随机存取存储器的一温度。该存储区包括一存储列。判断该存储列是否有资格进行一列锤子更新的一临界次数和该温度是正相关。

在一些实施例中，该动态随机存取存储器还包括一控制元件。该控制元件经配置以根据该临界次数，选择性地准许该存储列有资格进行一列锤子更新。